Arteris 推出 FlexGen Multi-Die，将 NoC 扩展至裸片间

Arteris 扩展了其 multi-die chiplet（多裸片小芯片）产品组合，推出 FlexGen Multi-Die。这是一款 network-on-chip (NoC，片上网络) IP 产品，旨在将数据移动扩展至 die-to-die（裸片间）链路。该技术面向采用多个裸片而非 monolithic SoC（单片系统级芯片）的非一致（non-coherent）AI 和高性能计算（HPC）架构。

对 eeNews Europe 读者而言，这一进展解决了 chiplet 集成中的一项实际挑战：当片上通信跨越物理裸片边界时，如何维持带宽、服务质量（QoS）和可预测的流量。

NoC 跨越 UCIe 边界

在传统 SoC 中，NoC 技术连接处理器、加速器、内存子系统和其他 IP 模块。将这些功能拆分到多个裸片上会引入物理接口，从而可能使数据移动和系统集成复杂化。

FlexGen Multi-Die 将 NoC 扩展至这些边界之上，并通过单个 UCIe PHY 支持双向事务。Arteris 表示，与每个方向使用独立 PHY 资源相比，这可将 PHY 面积、功耗和 I/O 需求最多降低 50%。

该技术还使用 virtual channel links（虚拟通道链路）来提高可用 chiplet I/O 的利用率，并提供 QoS 机制，旨在共享的 die-to-die 连接上为更高优先级流量维持吞吐量。

“Multi-die 架构是自 SoC 问世以来半导体设计领域最重要的变化之一，”Arteris 总裁兼首席执行官 K. Charles Janac 表示。“随着系统扩展到单块硅片边界之外，挑战不再只是连接 chiplet；而是要在这些 chiplet 之间保持架构的智能。我们的目标是帮助工程团队获得 multi-die 架构的优势，而不必每次将系统拆分到另一块硅片时都重新发明系统。”

产品组合覆盖一致与非一致设计

FlexGen Multi-Die 补充了该公司的 Ncore Multi-Die 技术，后者面向缓存一致（cache-coherent）计算架构。Arteris 还将其 NoC 产品与 Magillem 集成自动化技术以及 Cycuity 硬件安全保证相结合。

此次扩展正值半导体开发者越来越多地将大型 AI 和 HPC 系统拆分为可使用不同工艺技术的专用 chiplet。这可以帮助设计人员突破实际单裸片尺寸限制，但也带来了互连、集成和互操作性方面的额外挑战。

Arteris 正与 AMD、Cadence、Socionext、Synopsys、Silitronics 和 UniVista 等公司合作，推进 multi-die 技术和互操作性。该公司表示，扩展后的 multi-die 解决方案已面向早期访问合作伙伴和战略客户提供。