长鑫存储披露4F² DRAM架构 计划年底前推DDR5 RDIMM

在 9 月宣布第五代 DRAM 平台（G5）和 LPDDR6 量产后，中国存储制造商长鑫存储（CXMT）又披露一项新技术进展。据第一财经全球（Yicai Global）报道，CXMT 总裁曹堪宇（Cao Kanyu）在 10 月 10 日举行的集成电路与 Chiplet 会议（Integrated Circuits and Chiplet Conference）上介绍了公司的 4F² DRAM 架构，并计划在年底前推出基于该技术的下一代 DDR5 RDIMM。

MyDrivers 解释称，业界目前依赖 6F² 设计，即每个存储单元占据最小特征尺寸平方的六倍；4F² 则将占用面积降至四倍，有望在相同面积内将存储密度提升 30%–50%。据 Yicai 报道，CXMT 方案的核心是垂直环栅晶体管（Vertical Surrounded Gate，VSG），可改善静电控制，同时降低漏电流和短沟道效应。

除晶体管微缩外，转向三维 4F² 设计还可能有助于突破传统 DRAM 制造瓶颈。Yicai 报道称，关键方法包括将存储单元阵列制造与外围 CMOS 工艺分离，并采用晶圆级混合键合（wafer-level hybrid bonding）实现高速互连。

报道引述曹堪宇称，CXMT 拥有超过 300 个与 4F² 架构相关的已公开专利族，他将这一组合称为行业领先。

CXMT 不断增长的市场地位为其雄心增添分量。TrendForce 数据显示，该公司在 2Q26 的全球 DRAM 营收排名第四，市场份额从上一季度的 7.6% 攀升至 9.5%，落后于三星（39.4%）、SK 海力士（24.9%）和美光（23.3%）。

长鑫存储激进的 4F² 时间表令竞争对手警觉

与此同时，三星对下一代 DRAM 采取更谨慎的策略。据 Economy Tribune 报道，三星在 ISSCC 2026 上展示了结合 4F² 单元与晶圆对晶圆（wafer-to-wafer）混合键合的 16Gb 原型，但据报道其商业化优先事项是混合键合。报道补充称，这项技术预计在 2028 年前不会进入市场，4F² 整合也没有明确时间表。

在此背景下，CXMT 的年底发布目标显得尤为雄心勃勃，不过产品商业化并不一定意味着已准备好大规模量产。与此同时，Wccftech 报道称，三星正考虑在其 B1b 工艺（据报道已更名为 D0a）中采用 4F²；据 Economy Tribune 报道，SK 海力士也在推进垂直栅极（vertical-gate，VG）4F² DRAM。

长鑫存储进军服务器 DRAM 伴随挑战

除了技术里程碑之外，CXMT 推进 4F² 也标志着其更深入进军服务器内存市场，而该市场长期由全球供应商主导。Yicai 指出，该公司传统上专注于消费电子领域，而服务器 DRAM 需要更高的可靠性和稳定性，以支持全天候运行。

Economy Tribune 指出，三星和 SK 海力士已在服务器 DDR5 领域站稳脚跟。报道称，SK 海力士于 2020 年率先推动 DDR5 商业化，并在 2025 年 12 月成为首家为英特尔 Xeon 6 平台验证采用 32Gb DRAM 芯片构建的 256GB DDR5 RDIMM 的厂商。据 Economy Tribune 报道，三星也在量产服务器级 DDR5 RDIMM，包括 128GB DDR5-6400 模块。

尽管如此，CXMT 雄心勃勃的发布时间表不一定能转化为技术领先。据 Money Today 报道，这家中国 DRAM 制造商即将推出的产品可能仅部分采用 4F² 技术，而实现大规模量产仍是另一道障碍。