IBM与西门子合作推进nanostack架构 加速埃级芯片开发

IBM（NYSE: IBM）今日宣布与西门子（Siemens）携手开展新的研究合作，目标是推进IBM的nanostack架构——这是IBM今年早些时候发布的一种新型晶体管架构。此次合作将IBM在半导体器件创新上的领先地位，与西门子在电子设计自动化（EDA）、工艺仿真、光刻优化及先进制造软件方面的专长结合在一起，以加快nanostack的开发步伐。

指甲盖面积集成近千亿晶体管

nanostack被认为是业界首个基于纳米片（nanosheet）的三维设计，它通过垂直堆叠并交错排布晶体管，让芯片容纳下更多晶体管——在当前的7埃（angstrom）节点下，可在指甲盖大小的空间内集成近1000亿个晶体管。该设计还允许在每个堆叠层中采用不同的材料组合，从而让每颗晶体管都能独立优化自身的性能与能效。这些创新带来了能效、性能以及SRAM微缩方面的重大跃升。

今年早些时候，IBM已经验证了nanostack架构的可行性。而现在，要让这项技术为规模化制造与量产做好准备，还需取得更多进展。

开发虚拟模型，提前解决制造难题

借由此次合作，IBM与西门子将推动突破当前7埃节点、面向这一代及未来数代nanostack所需的设计、仿真与光刻技术。合作内容还包括开发先进的nanostack虚拟模型，以便在芯片实际投产之前就对性能进行建模、优化设计并应对制造环节的挑战。

IBM硅技术研发副总裁Huiming Bu表示：“nanostack是一种可扩展的晶体管平台，其设计初衷是让器件微缩从2D走向3D，它代表着半导体行业的一种新范式，也为未来十年支撑人工智能及其他新兴技术所需的逻辑微缩指明了路径。我们非常高兴能与西门子合作，继续推进这项技术，并探索以nanostack延续埃级微缩的新方法。”

西门子EDA IC产品组合执行副总裁Ankur Gupta表示：“将半导体微缩推进到埃级时代，要求器件物理、EDA设计与制造软件以及制造环节之间实现紧密耦合的协同优化。随着物理AI对硅架构提出极高要求，IBM的三维nanostack设计代表着一次关键性跨越。西门子与IBM合作，推进应对物理极限所需的虚拟建模、仿真、光刻以及设计软件优化，从而尽早解决物理限制、加速这些复杂架构的开发，这堪称真正的开创性工作。”

通过把IBM在半导体领域的领导力与西门子先进的EDA软件和仿真技术相结合，双方希望加快技术开发周期，并夯实将nanostack推向量产所必需的制造基础。