SK海力士发布H-TPU架构，提升AI存储控制器能效

随着 AI 负载对存储系统提出更高要求，传统 SSD 控制器在不过度增加功耗的前提下提升性能正面临越来越大的压力。据 ZDNet 报道，SK 海力士公布了超轻量级 Hynix Transaction Processing Unit（H-TPU）架构，旨在将存储控制任务分配到专用处理器上，从而提升效率。

负责 SoC 设计的 SK 海力士副总裁 Koo In-jae 表示，GPU 性能和 PCIe 带宽每一代都会翻倍，但 SSD 控制器中的通用 CPU 在运行频率和控制能力上难以跟上。传统 CPU 架构在处理存储控制所涉及的约 100 项功能时效率正在下降。Koo In-jae 解释称，通过增加 CPU 核心来提升性能也会推高功耗，并带来不可预测的流水线延迟。

为应对这些限制，SK 海力士开发了 H-TPU——一种专用于事务处理的超轻量级可编程处理器。与用于 AI 计算的张量加速器不同，H-TPU 负责 SSD 数据平面控制和事务处理。报道指出，该架构不依赖单个大型 CPU，而是把存储控制任务分配到数十个紧凑的 H-TPU 集群中。

据 Koo In-jae 介绍，H-TPU 去掉了超标量、乱序执行等复杂 CPU 特性，采用简化的四级流水线，使处理器面积降至传统 CPU 核心的约 4%，功耗降至约 2.5%。报道称，它还会仅激活每次操作所需的模块，让未使用模块保持低功耗状态，以进一步提升效率。

展望未来，报道强调，SK 海力士预计其基于 H-TPU 的控制器架构将与高带宽闪存（high-bandwidth flash，HBF）形成互补。HBF 是一种面向 AI 负载的新兴存储技术。

SSD 控制器技术演进瞄准 AI 负载更高能效

AI 推理具有高度读密集型特征，常呈现一次写入、多次读取（write-once-read-many，WORM）的访问模式，读写比可达约 300,000:1。Koo In-jae 解释称，AI 编译器和运行时可以提前将即将到来的数据处理需求告知 HBF SoC，使控制器能够提前管理缓冲区并预取数据。报道指出，通过让 NAND 数据访问与计算并行推进，这一方法有望减少数据访问延迟并提升 AI 处理效率。

据 ZDNet 报道，在 H-TPU 基础上，SK 海力士计划推出硬件自动化（hardware automation，HWA），将指令处理、数据地址查找、临时缓冲区复制等重复性存储控制任务交给专用硬件电路。

与此同时，三星也在推进面向 AI 基础设施的 SSD 控制器技术。据 Yonhap News 报道，该公司于 2026 年 7 月开始量产基于 PCIe 6.0 的 PM1763 企业级 SSD，采用新开发的 4nm 控制器和第九代 V-NAND。三星表示，该硬盘的性能达到前代产品的两倍以上，能效超过前代的 1.8 倍。