前英特尔CEO Gelsinger 押注 Z2RAM 内存初创公司 Nagare Labs

前英特尔（Intel）CEO Pat Gelsinger 支持一家内存初创公司，该公司正在开发 Z2RAM，目标是兼顾接近 SRAM（静态随机存取存储器）的速度和接近 DRAM（动态随机存取存储器）的密度，以缓解 AI 计算面临的内存瓶颈。据 The Register 报道，Nagare Labs 近期完成 500 万美元种子轮融资，由 Playground Global 领投；Gelsinger 去年已成为该机构合伙人。Nagare Labs 由佐治亚理工学院（Georgia Institute of Technology）研究人员 Suman Datta 与 Shimeng Yu 创立，基于团队多年来对下一代存储技术的研究，其中包括铁电存储器与电阻式存储器（ferroelectric and resistive RAM）。

据 Nagare Labs 介绍，Z2RAM 采用氧化物半导体（oxide semiconductors），设计目标是通过 3D 混合键合（3D hybrid bonding）直接集成在逻辑芯片上方。Semicon Leaders Asia 补充称，该技术设计使用标准后段制程（BEOL），可通过单次光刻曝光形成多层存储，而无需 EUV（极紫外光刻）。这一路径有望在提升存储密度的同时，降低制造复杂度与成本。

目前，该技术仍停留在实验室原型阶段。据 The Register 指出，Nagare Labs 正在寻找研发制造合作伙伴，以将生产从大学洁净室设施扩展出去。公司计划在四年内提供可工作的 Z2RAM 存储单元（memory tile）样品，并将商业出货目标设定在未来十年内。

Z2RAM 以晶体管存储单元追求更高密度

据 The Register 报道，Z2RAM 在初始实现中目标位密度超过 SRAM 的五倍以上。尽管其容量仍将远低于配备 HBM（高带宽内存）的加速器——例如拥有 288GB 内存的 NVIDIA Rubin 和拥有 432GB 内存的 AMD MI455X——但相较基于 SRAM 的加速器（如 NVIDIA 的 Groq LPU），该技术有望带来显著的密度提升。

报道解释称，传统 DRAM 依靠电容存储电荷，而 Z2RAM 使用晶体管存储单元，可实现非破坏性读取，从而有可能降低内存访问延迟。Nagare Labs 还在开发将这些单元垂直堆叠的工艺，类似 NAND 闪存的层叠结构。

集成标准与可靠性仍是关键挑战

Nagare Labs 愿意直接与芯片制造商合作，将 Z2RAM 集成到其设计中，但技术障碍仍然存在。据 The Register 指出，目前业界尚无既定标准，用于通过 3D 混合键合将此类内存连接到 AI 加速器。缺乏此类标准，Nagare Labs 可能需要自行开发接口，才能实现 Z2RAM 在容量与速度方面的潜在优势，这也会增加商业化复杂度。

可靠性同样需要进一步验证。The Register 指出，氧化物半导体在热性能与辐射性能方面具有优势，但容易受到原子空位（atomic vacancies）影响，这也是该技术迈向量产过程中面临的另一项挑战。