美光排除4F² DRAM SK海力士延展6F²并布局下一代

美光目前排除了采用4F² DRAM的可能性，称该技术“目前不在路线图上”；SK 海力士则没有关上这扇门。据韩联社报道，这家韩国存储巨头在 3Q26 财报电话会议上表示，计划通过制程改进和稳定的平台运营，最大化现有 6F² 架构的潜力，同时继续将 4F² 和 3D DRAM 作为潜在的下一代选项进行开发。

Chosun Biz 指出，4F² 将 DRAM 单元占位面积从传统 6F² 架构的 3F × 2F 缩小至 2F × 2F，使单元面积减少 33%。其中，F 代表半导体电路的最小特征尺寸。

不过，这种密度提升也伴随取舍。更小的单元未必能提升制造效率，因为制程复杂度上升可能推高成本并损害良率。Chosun Biz 认为，这正是美光对 4F² 持怀疑态度的原因。

据报道，美光总裁兼首席技术与产品官 Scott DeBoer 表示，20 多年的研究未能找到可持续的微缩路径。他指出，4F² 结构在技术上可行，但其制程复杂度和更高的制造成本限制了实际收益。

EUV 助力 6F² DRAM 延寿

据 News 1 报道，SK 海力士 DRAM 营销负责人 Park Joon-deok 表示，EUV 光刻和制程微缩的进步为延长 6F² 平台寿命提供了进一步空间。目前，公司认为最大化这一成熟架构的潜力——其具备已建立的生产稳定性和成本竞争力——是最高效的策略。

Park 强调，商业化新的单元架构不仅仅取决于性能提升，良率、可靠性、成本、产品设计和客户验证都是关键障碍。韩联社指出，SK 海力士正在推进 4F² 和 3D DRAM 的分阶段路线图，其采用将取决于各项技术的成熟度和经济可行性。

4F² 与 3D DRAM 并行推进

在 SK 海力士优先延展成熟 6F² 平台的同时，中国存储厂商 CXMT（长鑫存储）正在推进 4F² 商业化计划，目标是在 2026 年底前推出其首款基于 4F² 的服务器 DDR5 RDIMM 模组。若成功，这家中国存储厂商有望在一项尚未在全球范围内商业化的技术上取得先机。

事实上，SK 海力士也在开展 4F² DRAM 研究。在与 VLSI 2026 相关的一篇 7 月研究博客文章中，该公司表示，传统埋栅型单元晶体管在 10nm 以下（sub-10nm）节点面临微缩限制，并将 4F² 垂直栅极（vertical-gate, VG）DRAM 定位为延续微缩的路径。

该研究采用单元下外围电路（peri-under-cell, PUC）架构，通过晶圆键合将单元阵列与外围电路连接，并聚焦两项特性。相邻字线之间共享背栅（back gate, BG）可实现阈值电压调节，并在不增大单元的情况下抑制相邻字线干扰。位线屏蔽（bit-line shielding, BLS）则有望降低位线耦合噪声和感测失败。

三星推进 VCT 路线

Chosun Biz 报道，与 SK 海力士的思路类似，三星电子正在开发基于垂直沟道晶体管（vertical channel transistors, VCT）的 4F² 架构，通过将晶体管垂直而非水平排列来缩小单元面积。报道补充称，三星设备解决方案（DS）部门总裁兼 CTO Song Jae-hyuk 于 10 月 14 日在首尔举行的 SEDEX 2026 上确认了公司的 4F² 开发工作。