Cadence：AI有望让芯片设计生产力提升至多1000倍

在代理式AI（agentic AI）与物理AI（physical AI）加速扩张的背景下，Cadence的收入来源不断多元化。这家电子设计自动化（EDA）公司Cadence Design Systems预计，人工智能（AI）有望使芯片设计生产力较过去提升至多1000倍。

Cadence还公布了将自有半导体设计专用AI模型与通用AI模型一起整合进EDA工具的计划。

公司首席执行官Anirudh Devgan在当地时间10月26日的第三季度财报电话会上表示，20年前IBM和Intel需要500名工程师工作5年才能设计出一颗中央处理器（CPU），如今只需50名工程师工作6个月。芯片设计难度已降低约100倍，而AI还可能再带来5至10倍的效率提升。他预计，这些改善叠加后，芯片设计将比20至25年前容易约1000倍。

Cadence发布了Maestro系列AI模型，专用于半导体与系统设计。这些模型基于开放权重（open-weight）模型，并使用Cadence的设计工具和数据进行了后训练（post-training）。系统包含一个路由器，可根据设计任务在自有模型与外部前沿模型之间进行选择。Cadence称，初步结果显示，与通用基础模型相比，设计质量最高提升30%，token效率最高提升5倍。

这一策略与竞争对手Synopsys不同。Synopsys与OpenAI合作推出了GPT-Synopsys。Devgan表示，对前沿级模型进行后训练在两年前成本高得难以承受，如今只需极低的额外成本即可完成。他认为，同时掌控模型、代理和设计工具三个层面，对于在保护客户数据机密性的同时取得最佳结果至关重要。Cadence计划将Maestro与其AI设计代理（包括ChipStack、InnoStack和AuraStack）整合。

这些代理已在大型半导体公司部署。据Devgan介绍，Samsung Foundry在第三季度采用了InnoStack，用于提升工艺迁移和设计工艺协同优化（DTCO）的效率。Renesas Electronics的微控制器（MCU）开发团队将InnoStack应用于多项任务，实现了34倍的生产力提升，并计划将其用途扩展至布局自动化。MediaTek将ChipStack整合进量产数字验证流程，使验证覆盖率提升50%至70%，同时将工程工作量减少1.4至2倍。

随着芯片设计变得更简单，Cadence的客户群也在扩大。Devgan称，公司约45%的业务来自非半导体公司。超大规模云服务商、汽车公司、航空航天企业和金融机构正越来越多地自行设计芯片。

Cadence还预计，AI代理的更广泛采用将推动现有EDA工具的使用量增加。首席财务官John Wall表示，与工程师手动操作工具相比，代理可以生成并运行多得多的设计迭代，可能显著提升EDA工具消耗量。

Cadence公布第三季度营收为16.3331亿美元，同比增长22%。剔除一次性成本后的非GAAP营业利润率为44.1%，非GAAP每股收益（EPS）增长9%至2.11美元。截至季度末，积压订单（backlog）达到创纪录的82亿美元。

公司将全年营收预期上调至63.87亿至64.17亿美元。修订后的预期意味着同比增长21%，高于其第二季度业绩发布时给出的19%增长预测。