<img style="width: 600px; height: auto; margin: 0 auto; display: block;" src="https://oksht-mall.oss-cn-shenzhen.aliyuncs.com/news/wmov4z8l.jpg" alt="台积电5.5倍光罩尺寸CoWoS良率超99% 内存与ABF载板成AI瓶颈" /><div style="font-family: 'PingFang SC', 'Microsoft YaHei', 'Hiragino Sans GB', sans-serif; font-size: 16px; line-height: 1.9; color: #2c2c2c; padding: 20px 0; letter-spacing: 0.3px;"> <div style="margin-bottom: 28px; padding-left: 16px; border-left: 4px solid #bf2722;"> 在先进封装需求激增的背景下，台积电先进封装技术与服务副总裁何军今日在2026年OCP亚太峰会上展示了公司最新的CoWoS进展。 </div> <div style="margin-bottom: 24px;"> 据TechNews和经济日报报道，台积电的5.5倍光罩尺寸CoWoS封装目前已经进入量产阶段，良率超过99%。 </div> <div style="background: linear-gradient(135deg, #fef8f7 0%, #fdf3f1 100%); border-radius: 6px; padding: 18px 20px; margin-bottom: 8px; border: 1px solid #f5d5d2;"> 何军强调，随着AI芯片对算力和带宽的要求不断提升，先进封装至关重要，但同时也面临着内存和ABF载板等供应链环节的制约，这些瓶颈亟待突破。 </div> <div style="margin-top: 24px; padding-top: 16px; border-top: 1px dashed #e8d0cd;"> —— 本文内容来源于公开报道整理 </div></div>

台积电在2026年OCP亚太峰会上宣布5.5倍光罩尺寸CoWoS先进封装良率超过99%，并指出内存与ABF载板已成为人工智能发展的关键瓶颈。

台积电5.5倍光罩尺寸CoWoS良率超99% 内存与ABF载板成AI瓶颈

首页

新闻

<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">時科 SKG108N10AD 从同步整流入手，回应快充设计五大挑战功率做到 65W，体积还要继续缩小；输出侧电流不小，内部散热空间却十分有限。对于 PD 快充方案，效率、温升与功率密度从来不是彼此独立的指标。一个整流环节的损耗，既可能影响整机效率，也可能增加局部散热压力。<img style="max-width: 100%; height: auto; display: block; margin: 16px auto;" src="https://oksht-mall.oss-cn-shenzhen.aliyuncs.com/docx-news/20261010/97c899ea-d169-452a-85cc-c245772ff305.png" alt="IMG_257" />控制器的集成度不断提高，外围功率器件的匹配同样关键。同步整流 MOSFET 如何选，才能兼顾导通损耗、驱动幅度、关断应力和紧凑布局？時科 65W PD 方案采用 SKG108N10AD 作为同步整流 MOSFET，通过 100V耐压、毫欧级导通电阻、明确的双驱动电压规格及 PDFN5&times;6 封装，为这些设计问题提供器件层面的解决路径。<img style="max-width: 100%; height: auto; display: block; margin: 16px auto;" src="https://oksht-mall.oss-cn-shenzhen.aliyuncs.com/docx-news/20261010/9e15fe13-7c51-4ef7-ac49-7dfef4ce62bd.png" alt="IMG_260" />图1｜時科 65W PD 同步整流方案：以 SKG108N10AD 对应损耗、驱动、应力与散热需求。
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">方案架构：高集成控制配合外置同步整流時科 65W PD 方案采用 SC3107C 控制器与外置同步整流 MOSFET 配合。SC3107C 将 GaN 开关、初级控制、同步整流控制和协议控制集成于单一封装，有利于减少分立控制器之间的外围配合；外置同步整流器件则保留了耐压、导通电阻与封装的选型空间。这种架构的优势在于：用较高的控制集成度简化系统实现，再通过匹配的功率器件优化关键损耗环节。&nbsp;SKG108N10AD 位于输出侧同步整流位置，其栅极连接 SRG，漏极经 51&Omega; 电阻接入 SRD 检测支路，漏源之间配置 1nF 与 10&Omega; 串联 RC 吸收网络。<img style="max-width: 100%; height: auto; display: block; margin: 16px auto;" src="https://oksht-mall.oss-cn-shenzhen.aliyuncs.com/docx-news/20261010/f6ff6111-b7f3-4783-b8d8-4f2b941ac8ed.jpg" alt="IMG_263" />控制、检测与功率器件相互配合，形成同步整流的实现基础。器件的价值不仅体现为一组规格，还体现为这些规格与实际电路需求的对应关系。<img style="max-width: 100%; height: auto; display: block; margin: 16px auto;" src="https://oksht-mall.oss-cn-shenzhen.aliyuncs.com/docx-news/20261010/5fb21f2b-3990-4003-b699-17acef9fbb99.png" alt="IMG_266" />图2｜方案功能架构示意。<img style="max-width: 100%; height: auto; display: block; margin: 16px auto;" src="https://oksht-mall.oss-cn-shenzhen.aliyuncs.com/docx-news/20261010/4da063e2-8f0d-446c-9eb7-53bc9f410b78.png" alt="IMG_269" />图3｜時科 65W PD 完整原理图，包含输入、主功率控制、同步整流、接口与母线电容模块。
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">痛点一：整流损耗增加，有限空间内的温升压力随之增大
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">难点
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">快充输出侧需要处理脉冲电流。同步整流 MOSFET 的导通损耗与电流有效值的平方成正比，当电流增大时，即使导通电阻只相差几毫欧，也值得纳入损耗预算。仅关注输出功率，容易忽略整流管自身的发热。解决：以毫欧级导通电阻优化整流通道。SKG108N10AD 在 VGS=10V、ID=40A、TJ=25℃ 条件下，导通电阻典型值为&nbsp;4.8m&Omega;，最大值为&nbsp;5.2m&Omega;。在驱动充分、控制时序合理的前提下，低阻沟道为降低整流导通损耗提供了直接的参数基础。按照&nbsp;Pcond&asymp;ISR,rms&sup2;&times;RDS(on)&nbsp;估算，若完整开关周期内的沟道电流有效值取 6A，采用 5.2m&Omega; 计算，导通损耗约为&nbsp;0.187W。对方案而言，减少整流环节的导通损耗，有助于降低这一器件的热负担，为整机散热设计提供更有利的条件。计算应采用实际沟道电流有效值，并结合栅压和温度修正，不能直接代入输出平均电流。<img style="max-width: 100%; height: auto; display: block; margin: 16px auto;" src="https://oksht-mall.oss-cn-shenzhen.aliyuncs.com/docx-news/20261010/96445672-b82b-4ef2-b055-2ba63a168b99.png" alt="IMG_273" />图4｜两组室温最大导通电阻绘制的 I&sup2;R 计算曲线，不含切换、体二极管及外围损耗。难点二：导通电阻很低，实际驱动下能否发挥出来？
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">痛点
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">MOSFET 的导通电阻与栅源电压相关。
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">若选型时只看 10V 条件下的参数，而实际驱动幅度较低，损耗估算就可能偏乐观。阈值电压也不能作为充分导通的判断依据。解决：提供 4.5V 与 10V 两组明确规格，让驱动匹配有据可依。除了 10V 驱动下最大 5.2m&Omega;，SKG108N10AD 在&nbsp;VGS=4.5V、ID=20A、TJ=25℃&nbsp;条件下，还给出&nbsp;7.0m&Omega; 典型值、8.5m&Omega; 最大值。两组规格能够帮助工程师根据实际 VGS 幅度评估导通表现。对于時科 65W PD 方案，可结合 SRG 驱动及器件引脚处的栅源波形，选择相应的导通电阻作为损耗计算依据。这一特点的应用价值，是把&ldquo;低导通电阻&rdquo;的产品特性落实到具体驱动条件。<img style="max-width: 100%; height: auto; display: block; margin: 16px auto;" src="https://oksht-mall.oss-cn-shenzhen.aliyuncs.com/docx-news/20261010/d2c17679-0b2c-4a31-ba9f-24761bc2cc1e.png" alt="IMG_277" />图5｜SKG108N10AD 核心规格，导通电阻、栅电荷及热参数均保留对应条件。
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">难点三：输出电压不高，为什么还要重视整流管耐压？
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">痛点
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">反激次级整流管承受的关断电压，并不等于输出电压。
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">原边电压的匝比折算分量、变压器漏感和回路寄生参数，会共同影响漏源电压及开关尖峰。只按输出档位判断耐压，无法完整覆盖器件应力。解决：100V 耐压等级，配合检测与 RC 网络开展应力设计。SKG108N10AD 提供&nbsp;100V 漏源耐压等级，可作为次级整流关断电压和尖峰评估的基础。在時科 65W PD 电路中，漏源间的 1nF＋10&Omega; RC 支路为振铃抑制提供调试手段，SRD 支路则承担相关检测连接。方案将器件耐压、开关检测与外围吸收结合起来，便于围绕尖峰和振铃开展优化。实际裕量仍需结合变压器参数，以及输入变化、启动、负载变化等工况下的 VDS 波形确认。100V 耐压与毫欧级导通电阻的组合，使 SKG108N10AD 同时回应关断承压和导通损耗两方面的选型要求。<img style="max-width: 100%; height: auto; display: block; margin: 16px auto;" src="https://oksht-mall.oss-cn-shenzhen.aliyuncs.com/docx-news/20261010/51919d54-79c7-4930-93bb-4a40451a836d.png" alt="IMG_281" />图6｜同步整流电气连接重绘。51&Omega; 属于检测支路，10&Omega; 属于 RC 吸收支路。<img style="max-width: 100%; height: auto; display: block; margin: 16px auto;" src="https://oksht-mall.oss-cn-shenzhen.aliyuncs.com/docx-news/20261010/aa04f40a-6fbf-4023-82ed-6cda1178b474.png" alt="IMG_284" />图7｜关断电压的组成与验证关注点。波形为定性示意，非示波器实测。
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">难点四：降低导通损耗之后，切换过程如何进一步优化？
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">痛点
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">同步整流并非仅有导通损耗。
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">栅极充放电需要驱动能量，切换交接期间体二极管可能短时参与导电；不同工作模式和换向条件，也会影响动态损耗。仅比较 RDS(on)，不足以完成器件选型。解决：以栅电荷和快恢复特性，支撑动态匹配分析。SKG108N10AD 的&nbsp;Qg 典型值为 62nC、Qgd 典型值为 20nC，测试条件为 VDD=50V、VGS=10V、ID=40A。该组参数为控制器驱动能力和驱动消耗的估算提供参考。器件采用快恢复体二极管，在 IF=40A、di/dt=100A/&mu;s 条件下，trr 典型值为 40ns、Qrr 典型值为 66nC。这些参数有助于评估换向过程，结合驱动时序，可围绕体二极管导通时段及相关损耗开展优化。对于時科 65W PD 方案，导通电阻、栅电荷与二极管特性共同构成选型依据。<img style="max-width: 100%; height: auto; display: block; margin: 16px auto;" src="https://oksht-mall.oss-cn-shenzhen.aliyuncs.com/docx-news/20261010/ed686515-5c93-4d63-b1c1-d84145c280a2.png" alt="IMG_288" />图8｜依据规格书重绘的电阻负载开关测试关系及切换示意。栅电荷和反向恢复参数采用各自测试条件，并非由左侧测试电路直接测得。
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">痛点五：器件放得下，热量却不容易导出去
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">难点
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">小型化充电器的空间有限，功率回路、检测走线和散热铜面需要相互协调。
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">若仅关注封装大小，忽略完整热路径，就难以将器件的低损耗特点转化为合理的温升表现。解决：PDFN5&times;6 封装，配合板级热路径设计。SKG108N10AD 采用&nbsp;PDFN5&times;6 封装，结到壳热阻&nbsp;R&theta;JC 为 1.0℃/W。紧凑功率封装便于围绕同步整流回路布置焊盘和铜面；结合散热过孔、驱动回流与检测走线优化，可同时兼顾电气和热设计需求。在方案实现中，应尽量缩短功率回路，将吸收网络靠近相关开关节点，并让检测路径避开高 dv/dt 节点的干扰。由于导通电阻会随结温升高而增大，热设计还应纳入温度修正。器件低导通电阻有助于减少热量产生，合理的封装与板级设计则帮助热量向外传递。两者结合，才能为紧凑快充方案提供更完整的解决思路。<img style="max-width: 100%; height: auto; display: block; margin: 16px auto;" src="https://oksht-mall.oss-cn-shenzhen.aliyuncs.com/docx-news/20261010/24c64215-83c6-49c9-9254-7de7423c4833.png" alt="IMG_292" />图9｜PDFN5&times;6 焊盘功能与热路径示意。1.0℃/W 仅指结到壳热阻，不等于结到环境热阻。
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">为什么选择 SKG108N10AD？让产品特性逐项回应方案需求
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">時科 65W PD 方案通过高集成控制与外置同步整流配合，为系统简化和效率优化提供实现基础。SKG108N10AD 的价值，则来自一组与应用需求相匹配的器件特性：
<ul style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; padding-left: 28px; margin: 10px 0; line-height: 1.9;">
<li style="margin: 4px 0;">针对整流损耗：10V 驱动下最大 5.2m&Omega;，为降低沟道导通损耗提供依据。</li>
<li style="margin: 4px 0;">针对驱动匹配：4.5V 驱动下最大 8.5m&Omega;，支持按实际栅压评估导通表现。</li>
<li style="margin: 4px 0;">针对关断应力：100V 耐压等级，支持次级整流位置的电压设计。</li>
<li style="margin: 4px 0;">针对动态过程：明确的 Qg、Qgd、trr 和 Qrr 参数，便于驱动及换向分析。</li>
<li style="margin: 4px 0;">针对紧凑实现：PDFN5&times;6 封装，配合功率回路和完整散热路径设计。</li>
</ul>
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;"><img style="max-width: 100%; height: auto; display: block; margin: 16px auto;" src="https://oksht-mall.oss-cn-shenzhen.aliyuncs.com/docx-news/20261010/90bcb350-1ec4-4bb3-943f-7b9fe0245bcc.png" alt="IMG_295" />图10｜从方案需求到器件参数，再到电路匹配与验证，建立可追溯的选型依据。
<p style="font-size: 15px; color: #333; font-family: -apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif; letter-spacing: 0.5px; margin: 10px 0; line-height: 1.9; text-indent: 2em;">从降低整流损耗，到匹配驱动与控制，再到兼顾耐压和散热，SKG108N10AD 为時科 65W PD 快充提供了明确的器件支持。对于追求高效率与紧凑布局的电源开发，选型的关键在于让每一项参数都对应到实际设计需求。時科 SKG108N10AD&mdash;&mdash;以 100V 耐压与毫欧级导通电阻，助力 65W PD 快充同步整流优化。需要进一步评估器件参数，可查看SKG108N10AD 产品规格书，并结合实际驱动、电压应力升条件开展选型。

时科推出的SKG108N10AD同步整流MOSFET，针对性解决65W PD快充设计的损耗、温升、驱动匹配等五大痛点，为快充高效率小型化开发提供可靠器件选型支撑

时科SKG108N10AD 助力65W PD快充同步整流优化

時科推出SK45N03BD N沟道增强型功率MOSFET，具备30V耐压、低导通电阻与紧凑PDFN封装，可针对性解决65W PD快充输出通路五大设计痛点，优化快充表现。

時科SK45N03BD 助力65W PD快充输出通路优化

英特尔（Intel）与Terafab达成的协议仍然有效，尽管此前数日外界猜测台积电（TSMC）可能取代英特尔，参与埃隆·马斯克（Elon Musk）的半导体制造项目。英特尔首席执行官陈立武（Lip-Bu Tan）于周三确认了这一安排；马斯克则另行否认了台积电将控制该规划中晶圆厂的说法。他表示，该设施将由他旗下公司建设和运营，台积电最多可能仅转租其中一部分场地。
Terafab计划为特斯拉（Tesla）、SpaceX和xAI等与马斯克关联的企业保障先进芯片供应。最新表态使英特尔的14A技术继续处于该制造计划的核心，但也为台积电在同一园区内开展独立运营留下了可能性。
<h2 style="font-size:16px;font-weight:bold;color:#333;margin:20px 0 10px;line-height:1.4">英特尔Terafab协议确保14A继续参与</h2>
英特尔今年早些时候成为该项目首家被点名的半导体技术合作伙伴。正如eeNews Europe在4月报道的那样，马斯克当时表示，Terafab将采用英特尔下一代14A工艺，SpaceX将负责大规模量产。
英特尔尚未公开说明该安排的商业结构，包括Terafab是会获得工艺技术授权，还是会得到英特尔的生产协助，抑或两者兼有。英特尔目前的工艺信息显示，14A采用第二代RibbonFET全环绕栅极晶体管（gate-all-around）和PowerDirect背面供电技术，该节点面向下一代AI和高性能计算（HPC）设计。
这一客户关系对英特尔也具有战略意义。该公司此前表示，先进制程开发需要大量外部晶圆量，才能让经济性成立。2026年，英特尔承诺完成14A开发，同时继续寻求大型外部客户。若Terafab大规模部署，将为英特尔提供一个重要的外部应用案例，不过目前尚未披露任何承诺晶圆量或财务条款。
<h2 style="font-size:16px;font-weight:bold;color:#333;margin:20px 0 10px;line-height:1.4">台积电转租在技术上会很别扭</h2>
马斯克本周早些时候确认与台积电进行过讨论，这引发了外界猜测这家台湾代工厂可能拥有或运营该设施。他最新的表态大幅收窄了这一可能性：Terafab仍将由他旗下公司控制，而台积电可能租赁部分场地用于自身生产。
这将是一种不寻常的安排。先进晶圆厂并非可互换的洁净室外壳。每家代工厂都使用专有工艺流程、工具配置、材料、量测、自动化、良率管理系统和污染控制。因此，一条台积电生产线若与基于英特尔14A的制造共享园区，将需要在物理、运营和知识产权方面实现强力隔离。实际上，它可能更像是Terafab更大园区内的一座独立晶圆厂，而非传统意义上的转租。
台积电也有自己的竞争性技术路线图。该代工厂表示，其A14计划于2028年量产，同时继续大规模扩建其位于美国亚利桑那州的制造基地。目前尚未宣布台积电参与Terafab的任何协议。
<h2 style="font-size:16px;font-weight:bold;color:#333;margin:20px 0 10px;line-height:1.4">得州项目已超越概念阶段</h2>
合作方角色可能仍会变化，但实体项目正在推进。得克萨斯州8月的公告称，SpaceX将在该州Grimes县建设Terafab第一阶段，资本投资超过168亿美元，并创造3000个就业岗位。地方备案文件曾描述一个规模大得多的可能多阶段扩建方案，但这些后期阶段不应被视为已承诺支出。
就目前而言，英特尔Terafab协议经受住了台积电接管传闻。英特尔仍在参与，台积电未获得该项目控制权，马斯克坚持运营责任将由其旗下公司承担。台积电是否会接受任何转租角色，以及此类运营如何在技术和合同层面与英特尔14A制造共存，仍有待解决。

英特尔CEO陈立武确认Terafab协议仍有效，14A工艺继续参与马斯克芯片项目。马斯克否认台积电将控制该晶圆厂，称其旗下公司负责建设运营，台积电最多转租部分场地，得州项目已推进。

英特尔确认Terafab协议有效 14A继续参与马斯克芯片项目

<h1 style="font-size:22px;font-weight:bold;color:#333;margin:24px 0 12px;line-height:1.4">IBM Bob 新增自托管部署选项，主打 AI 主权与数据合规</h1>
IBM 为其代理式（agentic）软件开发平台 IBM Bob 推出了自托管部署选项。企业现在可以在本地环境、私有云与主权云，以及气隙（air-gapped）环境中运行这套 AI 系统，无需将敏感代码和数据迁移到外部服务。
对 eeNews Europe 的读者来说，这一动向颇具现实意义：欧洲机构在部署生成式 AI 时，正越来越关注数据驻留（data residency）、AI 主权、安全与治理问题。这也反映出，市场对能够在受控企业环境中运行的 AI 基础设施需求正在上升。
<h3 style="font-size:14px;font-weight:bold;color:#333;margin:16px 0 8px;line-height:1.4">IBM Bob 让 AI 更贴近企业数据</h3>
IBM Bob 将 AI 用于软件开发和应用程序现代化，而不只是聚焦于代码生成。借助新的部署选项，企业可以在源代码、应用上下文及其他数据原本所在的位置运行该平台。
这一方案主要面向处理知识产权、专有源代码、受监管客户信息以及关键任务型基础设施的企业。
IBM AI 与自动化总经理 Neel Sundaresan 表示：“企业 AI 的未来将取决于安全性、治理和主权。企业需要的是能在自己掌控的环境中运行的 AI，尤其是在处理敏感代码和受监管数据时。Bob 的自托管部署让企业能够把代理式 AI 直接带入这些环境，从而在保持安全、合规与运营控制的同时，享受这项技术带来的价值。”
IBM 援引其商业价值研究院（Institute for Business Value）的研究称，68% 的受访高管认为，要在不同地区满足数据驻留与主权要求颇具挑战。
<h3 style="font-size:14px;font-weight:bold;color:#333;margin:16px 0 8px;line-height:1.4">支持混合与气隙 AI 部署</h3>
自托管版 IBM Bob 可以在本地运行受支持的 AI 模型，包括在气隙环境中运行。企业既可以使用自己已获得授权的受支持模型，也可以通过混合配置将平台连接到受支持的外部模型服务。
该部署模式的思路，是让 AI 计算走向企业数据，而不是要求企业把数据搬到 AI 服务那里。
IBM 还援引 Futurum Research 的预测：到 2030 年，混合与边缘部署可能占据 AI 基础设施市场的 44%，而公有云份额可能降至 46%。
在 IBM 看来，这种灵活性对软件现代化十分重要，因为企业应用和数据往往分散在本地基础设施、私有云及其他受控环境中。

IBM Bob推出自托管部署选项，支持本地、私有云、主权云及气隙环境运行，让企业在自有环境使用代理式AI，避免敏感代码和数据外迁，满足AI主权、数据驻留与合规治理需求。

IBM Bob新增自托管部署，主打AI主权与数据合规

法国量子计算公司 Pasqal 正在牵头一项总额5000万欧元的欧洲计划，旨在为中性原子（neutral-atom）量子技术开发工业级芯片组件。该试点产线 Q-PLANET 汇集了来自11个欧洲国家的28家合作伙伴，计划打造覆盖量子计算、量子传感和量子通信的欧洲供应链。
这一为期三年的项目由欧盟芯片联合执行体（Chips Joint Undertaking，Chips JU）以及国家和地方主管机构共同资助。继今年早些时候在布鲁塞尔启动后，项目现已进入实施阶段。
对欧洲半导体与光子学产业而言，Q-PLANET 有望在量子芯片制造、集成激光技术和先进封装等领域打开新机遇。该计划还希望降低欧洲在关键量子组件方面对外部供应商的依赖。
<h2 style="font-size:16px;font-weight:bold;color:#333;margin:20px 0 10px;line-height:1.4">开发基于芯片的量子技术</h2>
Q-PLANET 的全称为“Quantum Pilot Line for production of Advanced chips for Neutral atom European Technologies”（面向欧洲中性原子技术先进芯片生产的量子试点产线）。项目重点是把中性原子量子技术从实验室研究推进到可规模化的工业生产。
关键开发领域包括可在四种波长下工作的集成激光源：461 nm、698 nm、795 nm 和 1013 nm。该联盟还将开发用于量子传感与量子计算的原子芯片，以及用于原子钟和场传感器的微加工蒸汽池（microfabricated vapor cells）。
Pasqal 将牵头开发工作波长为 1013 nm 的芯片级激光源，这是项目的核心技术方向之一。
该公司还将作为激光源和微加工蒸汽池的最终用户，负责定义技术规格，并支持组件测试与验证。
为支持工业制造，Q-PLANET 将开发标准化的工艺设计套件（Process Design Kits，PDKs）和组装设计套件（Assembly Design Kits，ADKs）。这些工具旨在帮助弥合研究原型与可重复制造工艺之间的差距。
项目还将评估量子技术整个生产周期的能源效率。
<h2 style="font-size:16px;font-weight:bold;color:#333;margin:20px 0 10px;line-height:1.4">强化欧洲量子供应链</h2>
Q-PLANET 是欧洲量子战略（European Quantum Strategy）的组成部分，并支持欧盟在拟议的《欧盟量子法案》（EU Quantum Act）出台前，为实现技术主权而设定的更广泛目标。
通过连接研究机构、学术机构和产业合作伙伴，该计划希望在加速中性原子技术商业化应用的同时，在欧洲内部建立制造能力。
Pasqal 首席技术官 Loïc Henriet 表示：“在布鲁塞尔启动三个月后，Q-PLANET 已从愿景走向执行。我们与28家合作伙伴一道，正在构建中性原子技术的欧洲供应链，同时让量子工业化更贴近具体用户需求。”
<h2 style="font-size:16px;font-weight:bold;color:#333;margin:20px 0 10px;line-height:1.4">瞄准工业量子应用</h2>
除组件制造外，该试点产线还将着力使硬件开发与实际应用相协调。
潜在用例包括药物发现、先进材料研究、量子传感和量子通信。
该计划建立在 Pasqal 现有欧洲布局之上，包括根据 EuroHPC 联合执行体（EuroHPC Joint Undertaking）采购流程，向法国、德国和意大利的高性能计算中心交付量子处理单元。
Q-PLANET 预计将运行三年，目标是面向下一代中性原子量子系统，建立更强大的欧洲制造生态。

法国Pasqal牵头总额5000万欧元的Q-PLANET项目，汇集11国28家合作伙伴，开发中性原子量子芯片、集成激光源等工业级组件，推动量子技术规模化生产并强化欧洲供应链。

Pasqal牵头5000万欧元欧洲计划 打造中性原子量子芯片产线

<h1 style="font-size:22px;font-weight:bold;color:#333;margin:24px 0 12px;line-height:1.4">全球半导体市场剑指2万亿美元</h1>
全球半导体市场已正式突破1万亿美元，比最初预测提前四年，并正加速迈向2万亿美元。
美国半导体行业协会（SIA）与SEMI发布的最新8月数据（2026年8月）显示，当月销售额为1597亿美元，环比增长8%，较2025年8月的654亿美元增长144.3%。在AI芯片和内存需求推动价格上涨的背景下，全年市场规模预测介于1.5万亿至1.9万亿美元之间。
SIA总裁兼首席执行官Michael Robbins表示：“8月全球半导体市场连续第18个月增长，美洲、亚太和中国市场的销售推动了强劲且持续的同比增长。截至8月，年度全球半导体销售额已首次突破1万亿美元，达到这一重要里程碑。预计2026年销售额将超过1.6万亿美元，半导体行业正进入一个激动人心的增长与创新新时代。”
从区域看，8月美洲销售额同比增长180%，亚太/其他地区增长143%，中国增长131%；欧洲和日本半导体市场分别增长98%和62%。
这一增长由AI芯片需求推动，尤其是GPU（图形处理器），以及超大规模企业（hyperscaler）建设AI工厂所需的相关内存芯片，这些因素共同推高了整体平均售价（ASP）。
对于这种增长，市场存在两种解读：一是行业正在发生根本性转型；二是泡沫即将破裂，因为超大规模企业正转向金融市场筹集现金。
Omdia半导体高级总监Mark Watson表示：“AI驱动的内存需求继续主导市场动态，2026年第二季度存储芯片收入占市场总额的50%以上。这一转变标志着行业收入构成发生根本性变化，因为AI工作负载需要前所未有的内存容量和带宽。2026年第三季度总收入预计超过5000亿美元，表明下半年势头持续。”这一数字建立在2026年上半年7500亿美元的基础上。
Omdia已将2026年全球半导体市场增长预测上调至同比增长94.1%，原因是AI需求继续超过全球供应，推动DRAM（动态随机存取存储器）和NAND内存ASP上涨。内存IC（集成电路）目前预计将占2026年半导体总收入的50%以上。AI需求还超过了行业当前生产和封装芯片的能力，HBM（高带宽内存）、先进封装和节点产能瓶颈预计至少持续到2027年。
HBM供应仍从根本上受限，因为其生产比标准DRAM复杂得多，且仅依赖三家量产供应商：SK Hynix（SK海力士）、Samsung（三星）和Micron（美光）。来自Nvidia（英伟达）、AMD、Intel（英特尔）和Google（谷歌）的AI加速器需要HBM堆栈，进一步加剧需求。先进封装已成为另一个主要瓶颈，TSMC（台积电）的专用生产线满负荷运行。由于专用设备交货周期长，产能无法快速扩张，而ASML（阿斯麦）和Tokyo Electron（东京电子）等供应商自身也持续面临制造限制。
领先制程节点产能也面临类似压力。TSMC的2nm和3nm节点大部分已被Nvidia、AMD、Broadcom（博通）和Apple（苹果）等公司预订。同时，AI模型的计算需求增长远快于代工厂产能扩张，限制了代工厂供应芯片的能力并推高价格。
在内存IC领域，DRAM供应商正优先生产HBM和其他高利润产品，使普通内存定价和交货时间越来越不稳定。在封装领域，较旧和中端产品受直接影响较小，但需要2.5D或3D封装的产品必须与AI GPU和其他高优先级芯片争夺相同产能。
先进制程节点也出现类似趋势：AI处理器优先于PC和智能手机芯片。因此，CPU和SoC（系统级芯片）设备可能面临延迟和更高的ASP，或比预期更久地停留在较旧制程节点上，从而减缓性能和能效改进。
Omdia认为，计算与数据存储部门将在半导体收入增长中领先所有应用市场，2026年同比增长超过150%，自身规模接近1万亿美元。这一增长将受到数据中心服务器和其他内存密集型应用强劲需求，以及超大规模企业需求推动的内存IC价格上涨的支撑。
Future Horizons主席、分析师Malcolm Penn表示：“数据中心周围正出现疯狂的数字。我们从未见过行业增长达到100%区间，但这是ASP驱动的，最终价格将变得连七大数据中心建设者也无法承受。”他还说：“50多年来，规则从未改变，组织会被‘这次不同’的信念冲昏头脑。” “至于前景，看看基本面，高科技盛宴可能即将结束，因为AI公司现金耗尽，不得不拿着乞讨碗走向市场，完成从资产较轻的软件模式向资产沉重的数据中心模式转型，而支出全在固定资产上。” “是的，这是转型，但人们把它当作商品。它由降低成本驱动。那么投资回报从哪里来？”
金融咨询公司DeVere Group首席执行官Nigel Green也持类似观点。目前Anthropic正迈向在Nasdaq（纳斯达克）IPO，估值可能高达2万亿美元。Green表示：“在46亿美元收入上给出2万亿美元估值，要求投资者为几乎一切顺利的未来今天付钱。而支撑这一未来的很大一部分需求，在同样少数玩家之间循环。例如，Nvidia投资AI开发者，开发者把钱花在Nvidia芯片和算力上，Nvidia将其记为收入。轮子每转一圈，看起来都像增长。”
Green认为，同样逻辑也适用于超大规模企业。“跟着现金绕圈，”他说，“Nvidia的钱进入SpaceX。SpaceX借款购买Nvidia芯片。Anthropic租用算力，SpaceX把租金记为AI收入。然后Anthropic带着部分建立在这些安排所产生增长上的估值进入公开市场。其中一些需求真实且强大。目前没人能自信回答的是，其中有多少是同一批美元在兜圈子。”
与Penn一样，Green指出借款正越来越多地填补缺口。五家最大超大规模企业的资本支出将首次超过其合并运营现金流，债务占其资本支出的比例已从2024财年的9%升至2026年中期的32%。
Green表示：“出色的技术和合理的估值是两件非常不同的事，支付的价格决定投资者最终拥有哪一个。在2万亿美元估值下，圈子必须永远转得更快。圈子很少能做到。如果循环放缓，痛苦不会落在已经套现的资助者身上，而会落在所有在高位进入的人身上。”
在Penn的悲观预测中，2026年第四季度增长将放缓，从第四季度下降10%到增长放缓至4%，其主要预测为全年1.79万亿美元。
2026年全球半导体市场预测 来源：Future Horizons
然而，可能性较低的看涨预测认为，全球半导体市场今年将达到近2万亿美元，下半年季度继续强劲增长36%和24%，达到1.988万亿美元。Penn表示：“美元增长数字是真实的，但可能具有误导性。所有两位数增长率最终都必须放缓和调整。”
Omdia认为增长将持续到2027年上半年。Omdia高级首席分析师Myson Robles-Bruce表示：“从2026年中期到2027年初，半导体市场将由无情的AI需求定义。产能仍将受限，先进节点高度利用，内存和先进封装成本将继续上升。与AI基础设施直接相关的投资将推动创纪录的硅消耗，而非AI市场继续面临供应限制。”
AI繁荣也对全球半导体市场其他部分产生负面影响。根据Omdia，智能手机、PC和消费电子正经历更高的组件成本，而汽车和工业电子市场也必须与AI需求竞争封装和内存IC。

全球半导体市场首次突破1万亿美元，8月销售额1597亿美元，同比增长144.3%。AI芯片与内存需求推高价格，2026年市场规模预测1.5万亿至1.9万亿美元，业内对是否存泡沫分歧明显。

全球半导体市场突破1万亿美元，AI芯片驱动剑指2万亿

可再生能源开发商Galileo已获得意大利两个电池储能系统（BESS）项目的许可，总功率容量为250 MW，储能容量为1.5 GWh。公司预计，未来几周还将有另外100 MW电池储能项目获批。
这些审批标志着Galileo在意大利扩张的又一进展。在意大利，电网级电池储能对整合可再生能源、平衡电力供需正变得日益重要。随着意大利加快能源转型，这些项目也凸显出欧洲储能和电力电子行业在电池技术、功率变换系统和电网基础设施方面不断增长的机会。
<h2 style="font-size:16px;font-weight:bold;color:#333;margin:20px 0 10px;line-height:1.4">两个大型电池项目</h2>
新获批的项目包括两个125 MW的BESS设施，其中一个储能容量为1,000 MWh，另一个为500 MWh。
第一个项目能够以额定功率输出持续8小时，第二个项目的储能时长为4小时。
项目位于意大利北部和中南部电力市场区，选址区域可通过储能帮助应对可再生能源发电波动，并支持电网稳定。
这两个项目均由Galileo意大利团队发起、设计和开发，该团队负责从选址到授权的全部许可流程。
公司表示，这些项目采用先进技术和安全标准，并通过选址、自然屏障和景观缓解措施来降低环境影响。
在许可过程中，当地市政府参与了咨询，并就属地补偿措施达成协议。
<h2 style="font-size:16px;font-weight:bold;color:#333;margin:20px 0 10px;line-height:1.4">18个月内获批超650 MW</h2>
最新许可进一步充实了Galileo在意大利不断增长的可再生能源项目组合。过去18个月，公司已在意大利获得超过650 MW的太阳能光伏（PV）和电池储能容量审批。
Galileo意大利董事总经理Francesco Dolzani表示：“再获得250 MW BESS项目的许可，是Galileo在意大利的又一重要里程碑。过去18个月，我们已获得超过650 MW太阳能光伏和BESS项目的许可。现在我们正专注于推动这些项目走向建设，并继续与当地利益相关方保持密切合作。”
<h2 style="font-size:16px;font-weight:bold;color:#333;margin:20px 0 10px;line-height:1.4">Galileo瞄准独立电力生产</h2>
Galileo在意大利的开发储备项目现已超过3 GW，涵盖公用事业规模太阳能光伏、电池储能以及陆上和海上风电项目。在欧洲范围内，这家总部位于苏黎世的公司正在开发约17 GW可再生能源和储能容量。
最新审批也支持Galileo扩大其独立电力生产商（IPP）角色的计划，推动项目从开发阶段走向发电和储能运营。
Galileo联合创始人兼首席执行官Ingmar Wilhelm表示：“这些最新的BESS许可进一步加强了Galileo在意大利超过3 GW的多技术项目储备。我们将带着一批高质量的绿色能源项目，很快在意大利——欧洲能源依赖度最高的国家之一——启动我们的IPP发展路径。”

Galileo获意大利两个电池储能项目许可，总功率250MW、储能容量1.5GWh，预计未来几周再获批100MW；公司18个月内在意获批超650MW光伏与储能项目。

Galileo获意大利250MW电池储能项目许可

SEMI Europe 已加入欧盟委员会新成立的 STEAM Executive Panel（STEAM 执行专家组），使半导体行业在参与制定欧洲教育与劳动力发展政策时拥有更强话语权。该计划旨在应对日益加剧的技能短缺，并构建支撑欧洲半导体雄心所需的人才梯队。
对欧洲半导体企业来说，随着行业寻求扩大制造产能并强化技术供应链，获取熟练工人正变得愈发关键。该专家组有望帮助教育与培训项目更紧密地匹配芯片制造商、设备供应商以及微电子生态系统中其他企业的需求。
<h2 style="font-size:16px;font-weight:bold;color:#333;margin:20px 0 10px;line-height:1.4">欧盟技能战略中的产业声音</h2>
STEAM Executive Panel 汇集了产业界、教育与培训界的代表，以推动科学、技术、工程、艺术与数学（STEAM）教育。除 SEMI Europe 外，参与机构还包括 SAP、LEGO Education、WindEurope 和 DIGITALEUROPE。
该专家组将就以下事项向欧盟委员会提供建议：改善企业与教育提供方之间的合作，提高 STEM 与 STEAM 学科的参与度，以及让毕业生为快速变化的行业需求做好准备。
SEMI Europe 总裁 Laith Altimime 表示：“欧洲必须继续强化其人才梯队，并在各个层面投资于再培训和技能提升。STEAM 对于打造未来劳动力、实现欧洲的半导体雄心至关重要。产业界、学术界与政策制定者之间的紧密合作，对于培养把这些雄心化为现实所需的技能人才必不可少。”
该专家组于 2026 年 10 月 6 日在布鲁塞尔举行了首次线下会议。
<h2 style="font-size:16px;font-weight:bold;color:#333;margin:20px 0 10px;line-height:1.4">建设欧洲芯片人才队伍</h2>
SEMI Europe 的此次参与，建立在其为应对半导体行业招聘与培训挑战而开展的现有工作之上。
在由 SEMI Europe 协调的 Pact for Skills for Microelectronics（微电子技能公约）框架下，企业、研究机构、教育机构和非政府组织正携手支持劳动力发展、吸引新人才，并获取欧盟及各国资金。
该计划还推动建立了 European Chips Skills Academy（欧洲芯片技能学院），将半导体企业与大学及培训机构连接起来；以及 European Chips Diversity Alliance（欧洲芯片多样性联盟），旨在扩大代表性不足群体的参与。
SEMI Europe 劳动力发展与欧盟项目高级经理 Victoria Cummings 已受邀在该专家组任职。
<h2 style="font-size:16px;font-weight:bold;color:#333;margin:20px 0 10px;line-height:1.4">将教育政策转化为行动</h2>
除了提供产业意见，该专家组还将为年度 STEAM Education Outlook 作出贡献，并帮助将欧盟的 STEM Education Strategic Plan 转化为切实建议。
其研究结果还将输入 European Skills High-Level Board，可能影响未来的欧洲教育与劳动力政策。
对于面临招聘困难的半导体制造商和供应商而言，该计划提供了另一条途径来影响培训优先事项，并确保欧洲未来的劳动力具备芯片行业所需的技术与跨学科技能。

SEMI Europe加入欧盟新成立的STEAM执行专家组，参与欧洲教育与劳动力政策制定，应对半导体技能短缺，助力构建欧洲芯片人才梯队。该专家组于2026年10月6日在布鲁塞尔首次线下开会。

SEMI Europe加入欧盟STEAM专家组聚焦半导体人才

铠侠（Kioxia）10月9日宣布，已开发出采用第八代 BiCS FLASH QLC 闪存的 E1.L 外形规格 SSD“KIOXIA LD4 系列”。这是该公司首款采用 E1.L 外形规格的 QLC（Quad-Level Cell）SSD。目前，该产品已开始面向限定客户出货样品，并将在 10 月 12 日至 15 日于美国加利福尼亚州圣何塞举行的“2026 OCP Global Summit”上展出。
<h2 style="font-size:16px;font-weight:bold;color:#333;margin:20px 0 10px;line-height:1.4">AI 需求推动数据中心高密度化</h2>
在包括 AI 在内的数据需求持续扩大的背景下，超大规模数据中心正不断推进高密度化，以便在有限的服务器空间内实现更大的存储容量。
此次开发的 LD4 系列面向高密度 1U 服务器以及读密集型工作负载的存储应用。
<h2 style="font-size:16px;font-weight:bold;color:#333;margin:20px 0 10px;line-height:1.4">采用面向 1U 服务器的 E1.L 规格，未来可扩展至 122.88TB</h2>
LD4 系列符合 PCIe 5.0 和 NVMe 2.0e，并支持开放计算项目（Open Compute Project，OCP）的 Datacenter NVMe SSD Specification v2.6。该产品面向超大规模及数据中心级服务器，采用单端口设计。
外形规格为 E1.L 9.5mm。存储容量提供 15.36TB 和 30.72TB 两种选择。新产品搭载第八代 BiCS FLASH QLC 闪存，并采用可在未来实现最高 122.88TB 大容量的架构。铠侠表示，将继续满足数据中心存储高密度化需求。

铠侠10月9日宣布开发首款采用E1.L外形规格的QLC SSD“LD4系列”，搭载第八代BiCS FLASH，容量15.36TB和30.72TB可选，架构未来可扩展至122.88TB，已向限定客户出货样品。

铠侠推出首款E1.L QLC SSD LD4系列，最高可扩展至122.88TB

要点
<ul style="font-size:15px;color:#333;font-family:-apple-system,BlinkMacSystemFont,'Segoe UI','PingFang SC','Microsoft YaHei',sans-serif;letter-spacing:0.5px;padding-left:28px;margin:10px 0;line-height:1.9">
<li style="margin:4px 0">应用材料（Applied Materials，AMAT）与英特尔（Intel）将扩大面向AI计算的半导体技术联合开发。</li>
<li style="margin:4px 0">双方将共同开发下一代晶体管、布线，以及基于Foveros的3D堆叠技术。</li>
<li style="margin:4px 0">合作将利用EPIC中心与英特尔的研发基地，目标是缩短从研发到量产导入的周期。</li>
</ul>
应用材料（Applied Materials，AMAT）于10月6日（美国时间）宣布，将与英特尔（Intel）推进合作，加速面向AI计算的半导体技术开发。
双方将利用应用材料在美国硅谷设立的研发基地“EPIC中心”，以及英特尔位于美国俄勒冈州希尔斯伯勒的研发基地的技术与设备，针对下一代晶体管、布线和先进封装技术，力争缩短从研发到量产导入的周期。
两家公司多年来一直致力于解决半导体器件微缩带来的材料与制造工艺课题。此次合作中，双方将借助EPIC中心，为提升AI运算性能与电力效率，一体化开发材料、制造工艺、半导体器件结构与封装，从而加速将美国实验室成果转化为大规模生产的进程。
<h2 style="font-size:16px;font-weight:bold;color:#333;margin:20px 0 10px;line-height:1.4">联合开发先进逻辑的晶体管与布线技术</h2>
在AI半导体领域，除提升运算性能外，抑制功耗与发热也十分重要。随着向先进工艺迁移，晶体管结构日趋复杂，连接晶体管之间的布线微缩也变得更加困难。原因在于，布线电阻增大、功耗及信号延迟等因素会影响半导体整体性能。
应用材料与英特尔计划将双方在面向AI工作负载的先进逻辑工艺中，共同开发下一代半导体材料、制造工艺和器件架构的经验，在EPIC中心进一步推进；合作范围除了晶体管形成工序（FEOL），还将包括布线形成工序（BEOL）中的布线微缩等技术开发。
此外，双方还将共同开发基于英特尔3D封装技术“Foveros”的先进封装技术。Foveros是一种将多个裸片（die）垂直堆叠并互连的技术，其特点是通过组合采用不同功能和制造工艺的裸片，不必仅依赖单颗裸片的工艺微缩，就能提升整个系统的性能与功能。
不过，随着裸片堆叠数量和连接密度增加，芯片间布线、供电、散热、结构可靠性等课题也会更加复杂。因此，双方将通过联合开发，提高互连密度、改善供电、提升热性能，并力争应用于处理代理型AI（agentic AI）等新型AI工作负载的高性能计算平台。
据悉，EPIC中心预计于2026年内在美国硅谷开始运营。EPIC是“Equipment and Process Innovation and Commercialization”的缩写，是一个工艺研发基地，旨在与半导体制造商和大学合作，缩短新材料、器件结构、制造工艺从初期研究到量产迁移的周期。英特尔是该中心的创始合作伙伴之一。双方研发团队将在EPIC中心与英特尔基地协作，力争一体化推进从下一代材料、制造工艺开发到量产迁移的全过程。
对于英特尔这类应用材料的客户——半导体制造商而言，该中心有望发挥平台作用，使其尽早接触应用材料的研发组合、缩短学习周期，并迅速将下一代技术迁移至大规模生产。

应用材料与英特尔扩大AI计算半导体合作，联合开发下一代晶体管、布线和基于Foveros的3D堆叠技术，并利用EPIC中心与英特尔研发基地，缩短从研发到量产导入周期。