西门子EDA发布AI原生EDA战略，AI Agent自主干活提速芯片设计

西门子数字化工业软件（Siemens Digital Industries Software）于9月4日在东京举办“Siemens EDA Tech Forum 2026 Japan”，并在同期举行的记者会上详解了“AI原生EDA”（AI-native EDA）战略。西门子EDA认为，AI Agent已开始从“辅助分析”走向“自主干活”：AI能够操作多个EDA工具，在长时间的设计与验证作业中自行核对结果、修正错误并重新执行，把工程师从重复劳动中解放出来，让后者专注架构层面的高价值判断。

在记者会上，西门子EDA IC产品执行副总裁Ankur Gupta表示，半导体与电子产业正在经历百年一遇的变革期。日本在先进制程上的投入和半导体设计活动都在扩大，西门子EDA将加强与日本半导体生态系统的合作。

四大趋势叠加，半导体设计复杂度上升

西门子EDA将当前改变半导体设计的力量归纳为四个方向：AI普及、软件定义化、异构集成、低功耗化。这四股力量同时推进，让半导体和系统设计变得更加复杂。

具体来看，AI处理正向数据中心加速器以外的领域扩散，PC、智能手机、汽车、机器人、工业设备等都在引入AI。西门子预计，到2028年，70%的半导体芯片将集成某种AI加速功能。

软件定义（software-defined）的理念也在不断扩展。它早期主要体现在汽车的SDV上，如今正延伸到机器人、航空航天、工业系统。各种硬件不再以出货作为功能终点，而是在整个产品生命周期内持续通过软件增加和更新功能。

要支撑这些功能，单纯依靠单一半导体芯片的微缩已越来越难获得所需的晶体管数量。将多个逻辑芯片和存储芯片以小芯片（chiplet）形式封装在一起，或进行3D堆叠，正变得更加重要；与此同时，芯片、封装、基板也必须作为一个整体完成设计和验证。

AI数据中心方面，功耗正接近吉瓦级，芯片和封装的能效直接左右系统设计。设计者必须在性能、面积、功耗、热、成本之间同时权衡，并在比以往更大的设计空间中寻找最优解。

AI原生EDA的三大支柱：快引擎、精执行、可信结果

西门子将AI时代的EDA战略拆成三块：Faster Engines、Smarter Execution、Trusted Outcomes。

Faster Engines（更快的引擎）指让承担电路仿真、物理验证的EDA引擎本身跑得更快。西门子通过GPU加速等手段，已让部分仿真获得最高1000倍的性能提升。

Smarter Execution（更智能的执行）则用AI优化设计与验证的执行方式，提升设计产出。在设计人才全球性短缺的背景下，西门子希望按不同设计环节实现10至50倍的生产力提升。

但速度不是全部。如果问题拖到最后才发现，返工和制造延期都会很麻烦；若制造完成后才变更，甚至可能严重影响业务。因此，西门子提出Trusted Outcomes（可信结果），不直接采信AI给出的结果，而是用具备量产验证经验的EDA引擎重新验证，让输出收敛到sign-off质量。AI带来的效率与半导体设计必需的正确性，是这套战略要同时守住的两端。

从辅助走向执行：能连续工作数天的AI Agent

过去的EDA+AI大多停留在点状辅助：预测设计结果、搜索约束条件、分析日志、解释错误等。西门子EDA开发的AI Agent更进一步：它能根据设计者给出的目标规划所需工作，调出多个EDA工具并执行；执行后检查结果，失败时分析原因、修改配置、重新提交任务。

半导体库特性化（library characterization）就是典型场景。对象单元、电压、温度、工艺条件的不同组合会产生大量仿真任务。过去需要设计者或验证人员盯着进度，出错时翻日志、改条件、重新提交。AI Agent接手后，这一连串工作可以连续运行几小时甚至几天：执行作业、检查结果、分析错误、调整设置、重跑、对比最终结果，全程不再需要人实时盯守。

西门子EDA称这类AI Agent为long-running agents（长期运行智能体）。它的特点是：处理中途遇到问题不会停下，而是推断原因、选择解决方案，一直工作到达成设计目标。

自验证：用确定性EDA引擎为AI“把关”

AI引入半导体设计的核心难题，是如何确保AI输出正确。普通生成式AI只是根据输入概率式地产出回答，即使表面合理，也可能在物理、电气或逻辑层面出错。

为此，西门子EDA构建了“自我验证型agentic AI工作流”：用确定性的、基于物理的EDA引擎持续验证AI Agent的判断和处理结果。

物理验证环节使用含晶圆厂制造规则的Calibre，核查线宽、间距、层间连接等是否满足制造要求，确认设计可进入量产；逻辑设计环节则用Questa One检查RTL是否实现设计意图，也可通过形式化验证、静态验证等方式，对逻辑正确性进行数学式证明。AI Agent负责生成设计方案，EDA引擎负责验证其对错。过程中AI执行的操作、参考的数据、验证结果都会被记录，确保设计判断可追溯。

Fuse EDA AI System：从数据湖到自验证长时任务

支撑这些能力的底层平台，是西门子EDA正在开发的Fuse EDA AI System。

该系统于2025年6月发布第一代架构。为了统一处理半导体和PCB设计涉及的各种资料，西门子先建起Fuse Data Lake。EDA领域除了普通文档和代码，还要面对Verilog、LEF/DEF、GDSII、网表、SPICE模型、设计规则、波形等格式的数据。通用大语言模型（LLM）无法直接理解这些EDA特有格式和设计语义；西门子把自己作为EDA厂商对数据种类与关系积累的认知融入平台，建立了自有数据湖和领域知识。

2026年3月，西门子发布Fuse EDA AI Agent，能够在多个EDA工具之间规划、编排并执行任务；到同年7月，该平台进一步升级为自我验证型long-running agent，可持续运行数小时以上，并调用EDA引擎验证自身生成的结果。从一次性AI回答，到跨工具执行完整工作流，再到验证和修正结果，西门子EDA正一步步扩大AI Agent的权限。

Fuse EDA AI System不绑定任何一家大模型厂商，而是采用“Bring Your Own Model”（自带模型）策略：它没有从零训练EDA专用基础模型，而是让既有通用LLM通过微调与后训练掌握EDA知识，并接入NVIDIA Nemotron、Claude Code、Codex等多种模型。客户可以依据云环境、安全要求、设计内容、成本等因素自行选择模型。

系统使用Model Context Protocol（MCP）和API连接工具。只要工具提供MCP服务器或API，西门子自有产品、第三方EDA工具乃至外部数据都能进入AI Agent工作流。半导体制造商通常会在不同设计环节混用多家供应商的EDA工具，因此让AI Agent穿透多个工具壁垒，是真正普及的前提。

与NVIDIA联手：自验证型EDA AI的五个层级

西门子与NVIDIA的合作，是把NVIDIA的AI基础设施和加速计算能力嵌入Fuse EDA AI Agent。按西门子给出的架构，自验证型EDA AI由五层构成：西门子基于物理的EDA引擎、优化后的EDA AI Agent、安全编排、高级推理、加速计算。

具体产品分工上，NVIDIA NeMo Gym用来优化AI Agent的执行策略和技能，改善结果质量、处理速度与token效率；NVIDIA OpenShell作为带访问控制与审计记录的管理环境，为AI Agent提供安全执行底座。Nemotron模型和Switchyard共同提升推理能力和token效率；GPU配合CUDA-X库，同时加速AI推理和基于物理的EDA处理。所有环节与西门子的设计数据、领域知识、EDA引擎结合，形成AI边推理、边执行、边验证的闭环。

西门子还准备把这套系统放进工业AI环境Intelligence Center X，未来不仅用于半导体设计，还可把AI扩展到制造、供应链等更广泛的决策场景。

案例：库特性化提速10倍

西门子用Solido Characterization Suite演示了AI Agent的实战效果。

标准单元、存储器和自定义IP的库文件，需要根据工艺、电压、温度的不同组合评估大量单元的速度和功耗，并生成、校验Liberty文件。传统流程通常需要多位专家分别负责创建配置、试运行、分析错误、修改条件、批量特性化、核对结果。夜间跑到一半停止的任务，要等第二天早上查清原因再重跑；人工监控和返工都会拉长开发周期。

在Fuse EDA AI Agent工作流中，设计者用自然语言告诉Agent要处理哪些单元、什么条件、最终交付什么。多个Agent确认所需工具和文件后，生成配置并启动处理；出错时，AI阅读日志、分析原因、修改设置后重新提交；最后一环是验证生成的Liberty文件，并与完整特性化结果比对差异。

西门子称，这套机制让库特性化工作流提速10倍。与此同时，NeMo Gym把Agent使用的token数量削减了约25%，Nemotron则让token成本降至原来的五分之一。按Solido与NVIDIA AI技术配合的目标，是在10倍加速的同时把token成本进一步降到十分之一。

原先需要特性化、QA、支持三名专职工程师完成的工作，现在有希望由一位通才工程师加AI Agent完成。西门子给出的对比显示，3名专职工程师约4周的工作量，可被压到1名通才工程师搭配Fuse Agent用几天完成。

人类工程师：重心放到架构与取舍

引入AI Agent并非要取代半导体设计者。过去，工程师的大量时间被作业配置、日志查看、错误解析、条件修改、重跑等循环占掉——西门子EDA估计，这些重复操作有时能占到设计者工作时间的40%到60%。AI可以理解自然语言指令、编写程序和配置文件、解释错误日志并提供必要信息。把这些工作交给AI之后，工程师可以留出时间处理更接近本质的问题：系统或芯片架构、性能与功耗的平衡、产品差异化。

这套流程也支持Human-in-the-loop（人在回路）。是否让AI全自动驾驶，还是在特定节点让人审查结果，可以由企业根据设计重要性和自身流程策略来配置。AI时代对设计者的要求，不再只是记住每个工具的具体操作，而是有能力定义设计目标、评估AI给出的结果、为最终架构拍板。

验证环节也在逼近极限：多个AI Agent协同

验证通常占半导体开发周期的最大头，可达70%。AI芯片、chiplet和3D IC越来越复杂，要检查的运行条件和测试场景也在同步增多。

西门子用Questa One Agentic Toolkit把多个AI Agent引入功能验证：Agent之间共享设计目标，分担验证计划制定、测试执行、覆盖率检查、失败测试分析等工作。配合NVIDIA的Nemotron 3 Ultra，AI Agent还能在设计折衷点上做评估，并持续对照基准测试环境验证设计。

在硬件验证方面，西门子的Veloce proFPGA CS可以把大规模AI芯片或chiplet结构放到多个FPGA上实现，让软件在芯片尚未制造出来前先跑起来。传统方式要数月完成的验证规模，现在几天内就能跑完数十万亿周期。西门子透露，在Arm AGI CPU的验证中，它结合Veloce Strato CS与Veloce proFPGA CS，在芯片完成前确认带宽、延迟与功耗，并同步推进软件和驱动开发；验证从IP开始，层层扩展到计算子系统，直到超过10亿门的完整芯片。

日本案例：非易失FPGA也用商用EDA

西门子同一天还公布了日本国内应用案例：NanoBridge Semiconductor采用Precision FPGA Synthesis。

NanoBridge Semiconductor正在开发基于自有非易失性开关NanoBridge的FPGA（NB-FPGA）。根据OEM合同，该公司会随NB-FPGA产品向客户提供一套针对该器件优化过的逻辑综合流程。

FPGA厂商通常会给自家产品配免费设计工具；Precision FPGA Synthesis则作为商业EDA工具，面向重视逻辑综合品质与实现效率的客户。NanoBridge所瞄准的航空航天、关键基础设施领域，不仅要求低功耗，还重视抗辐射和长期可靠性。光有器件性能不够，能保证设计结果的工具链同样决定产品能否被采用，这也是它选择商业逻辑综合工具的原因。

这个例子也说明，高质量EDA环境的需求不只来自AI加速器和先进ASIC设计，特殊用途FPGA同样如此。

业绩与展望：EDA业务同比增长超30%

据西门子介绍，西门子EDA在2026财年第三季度（2026年4月至6月）的营收同比增长超过30%，明显高于西门子软件业务整体15%的同比增幅。

高增长的来源，既包括参与半导体设计的人员增加、EDA许可证保有量扩大，也包括加入AI能力后功能附加值的提升。日本国内的半导体设计和制造投资也在增加，使用EDA的企业和工程师群体正变得越来越广。西门子EDA计划继续通过面向大学和初创企业的支持项目降低设计工具使用门槛，同时不只面向传统半导体厂商，也向开发汽车、工业设备、机器人的系统厂商推广定制半导体的高附加值价值，进一步扩大设计需求。

半导体设计复杂度不断上升，可短期大幅增加设计人员并不现实。正因为如此，西门子认为，AI不能只停留在辅助工具层面，而应作为Agent直接操作EDA工具、核对结果，直到目标达成。AI承担重复劳动，人类判断设计意图、架构方向和产品差异化价值——这种分工进入实际设计流程，意味着半导体设计利用AI Agent的时代已经到来。