中芯国际N7/N5攻关BSPD，中微、北方华创设备助力

随着制程微缩越来越难以持续，晶圆代工厂正转向结构创新，以缓解由此产生的瓶颈。对中国芯片制造商而言，这一点更为关键：由于无法获得 EUV，它们不能依赖进一步缩小节点来提升密度或性能，因此背面供电（backside power delivery，BSPD）等变通方案变得日益重要。在此背景下，业内消息人士称，国内领先设备厂商正在加大对中芯国际 N7/N5 制程 BSPD 开发的支持。

值得注意的是，据报道，AMEC（中微公司）和北方华创（Naura Technology）正与中芯国际合作，为其 N7/N5 节点开发 BSPD。其中，AMEC 的原子层沉积（atomic layer deposition，ALD）设备已通过中芯国际验证。

ETNews 解释称，在传统芯片中，电源和信号互连共享芯片正面。报道指出，随着节点缩小，布线空间竞争加剧，布线拥塞和电阻引发的电压下降随之恶化。报道补充称，背面供电可以缓解这些限制，但传统上需要对晶体管放置和标准单元（standard-cell）架构进行重大调整。

英特尔与台积电推动背面供电进入前沿节点

晶圆代工巨头已在前沿芯片中采用背面供电，英特尔和台积电走在前列。英特尔 PowerVia 首次随 18A 部署，将电源布线移至晶圆背面，从而释放正面用于信号互连。TechPowerUp 引用的英特尔数据显示，该技术可将密度和单元利用率提升最多 10%，同时将封装到晶体管的 IR 压降降低多达 30%。

据 Wccftech 报道，英特尔正将 PowerVia 扩展至已进入风险试产的 18A-P 制程。报道补充称，这一升级节点进一步利用背面供电，实现 11% 的面积缩减，同时缩短互连并减少通孔（vias）。

台积电则在 A16 上走类似路线，将纳米片（nanosheet）晶体管与其 Super Power Rail 背面供电方案配对。台积电称，预计 2026 年量产就绪的 A16 相比 N2P，在相同电压下速度可提升 8–10%，在相同速度下功耗降低 15–20%，芯片密度最高达 1.10 倍。该节点主要面向高性能计算（HPC）设计；在这些设计中，复杂的信号布线和密集的电源网络使背面供电愈发有价值。

ETNews 在 8 月援引业内消息人士称，这家晶圆代工巨头已成功开发并验证 A16，并称其为业界首个采用 Super Power Rail（SPR）背面供电架构的埃米级（angstrom-class）CMOS 平台。

ETNews 强调，台积电 SPR 的突出之处在于向背面供电的过渡更干净。它将电源网络完全移至背面，并通过专用垂直背面触点（vertical backside contacts，VBs）直接为每个晶体管供电，同时对正面结构和布局的改动要求最小。

值得注意的是，早前市场传言称，NVIDIA 下一代 Feynman AI 芯片预计将于 2028 年首次亮相，据称将采用台积电最新的 A16 制程。

另一方面，ETNews 报道称，三星电子也在为其 SF2 制程探索背面供电，可能采取类似英特尔的路线。据 SamMobile 称，采用 BSPDN（背面供电网络）技术的 SF2Z 早在 2024 年就已发布，但并未出现在三星 2026 年路线图中。