IBM携手西门子，共同推进3D纳米堆叠芯片技术

IBM与西门子（Siemens）宣布建立研究合作关系，共同推进IBM的3D纳米堆叠（nanostack）晶体管架构，瞄准未来埃米（angstrom）级半导体在设计与制造环节所面临的挑战。双方将把IBM的半导体研究能力与西门子在电子设计自动化（EDA）、仿真和光刻方面的专长结合起来，推动该技术更接近商业化量产。

这一合作对欧洲半导体产业可能产生重要影响，尤其是在芯片制造商纷纷寻找新路径、试图让晶体管微缩突破传统设计极限的当下。对eeNews Europe的读者而言，这项工作凸显出EDA工具与虚拟制造技术在开发面向AI和高性能计算的新一代芯片时日益重要的地位。

晶体管微缩从2D走向3D

IBM的纳米堆叠架构于今年早些时候发布，采用垂直堆叠、错位排列的纳米片（nanosheet）晶体管，在提升晶体管密度的同时改善性能与能效。

据IBM介绍，在当前的7埃米节点下，该架构可在指甲盖大小的面积内容纳近1000亿个晶体管。

与传统晶体管结构不同，纳米堆叠还允许在单个堆叠层内使用不同的半导体材料，从而使工程师能够独立优化每个晶体管的功耗与性能特性，有望改善逻辑密度与SRAM微缩表现。

IBM硅技术研发副总裁Huiming Bu表示：“纳米堆叠是一个可扩展的晶体管平台，旨在将器件微缩从2D转向3D，这代表着半导体行业的一种新范式，也为未来十年支撑AI及其他新兴技术所需的逻辑微缩指明了前进路径。”

西门子EDA工具直指制造难题

在验证了纳米堆叠的可行性之后，IBM目前把重点放在将该架构推向量产过程中的设计与制造挑战上。

此次合作将开发先进的虚拟模型，用于模拟晶体管性能、优化芯片设计，并在实体器件制造之前识别潜在的制造问题。

西门子将贡献其在EDA软件、工艺仿真、光刻优化和制造技术方面的专长，相关研究范围将超出IBM现有的7埃米世代。

西门子EDA IC产品组合执行副总裁Ankur Gupta表示：“将半导体微缩推进到埃米时代，要求器件物理、EDA设计与制造软件以及制造环节之间实现紧密耦合的协同优化。随着物理AI对硅架构提出极高要求，IBM的3D纳米堆叠设计代表着关键性的一跃。”

铺就量产之路

两家公司的目标是在研究流程中更早地整合器件设计、仿真与制造考量，从而缩短开发周期。

随着传统微缩方式日益复杂，这一合作也反映出整个行业正转向晶体管架构与制造工艺的协同优化。

尽管IBM与西门子尚未公布量产时间表，但这项研究有望帮助建立所需的设计与制造能力，推动未来几代3D纳米堆叠芯片进入商业制造。