UMC与AP Memory合作开发AI/HPC硅电容 推进近芯片供电
要点
- UMC与AP Memory将在面向AI/HPC的硅电容开发与制造方面展开合作。
- AP Memory的S-SiCap Gen2D已完成流片与初期功能验证。
- 双方将把电容布置在先进封装内的计算芯片附近，以稳定供电。
台湾大型晶圆代工厂UMC（联电）与AP Memory（爱普科技）于10月22日宣布，将围绕面向AI及高性能计算（HPC）系统的供电技术展开开发与制造合作。
UMC将提供深沟槽电容（DTC）技术以及可量产的晶圆制造基础设施，AP Memory负责硅电容设计与系统级整合。
两家公司已在2026年第三季度完成AP Memory分立式硅电容“S-SiCap Gen2D”的流片与初期功能验证。接下来，双方将评估集成到基板封装中的电容在系统级层面的性能与可靠性。
把电容布置到AI处理器近旁
在AI与HPC计算系统中，处理器功耗会随处理负载变化而在短时间内大幅波动。
过去，用于稳定电源的电容通常布置在电路板上。随着处理器性能提升和功率密度上升，从电路板到计算芯片的供电路径成为课题。
供电路径越长，越容易产生电压降和功率损耗，也更难对AI处理器的急剧负载变化作出快速响应。
两家公司计划将硅电容集成到中介层（interposer）和封装基板中，并布置在计算芯片附近，以缩短供电路径、提升电源质量。
UMC以DTC技术实现高密度电容
DTC是在硅基板上形成深沟槽，并将沟槽内部用作电容的技术。与平面形成电容相比，它能在有限芯片面积内增加电极表面积，确保高密度静电容量。
UMC将利用DTC技术，把高密度电容布置到计算芯片附近，并提供向AI/HPC系统稳定供电的制造基础。
AP Memory的S-SiCap是基于堆叠DRAM电容技术开发的硅电容，特点是容量密度高、厚度薄。
在此次合作中，AP Memory根据应用和客户要求设计S-SiCap，UMC利用DTC技术制造晶圆。双方计划以结合设计到晶圆制造的解决方案形式向客户提供。
向基板内置型、中介层一体型扩展
在完成S-SiCap Gen2D评估之后，双方将推进支持多种静电容量和工作电压的产品验证。
除分立式硅电容外，双方还在考虑将合作扩展至内置电容的中介层，以及布置在封装基板背面的land-side capacitor（基板背面电容）等方向。
电容的布置方式会因AI处理器和封装结构、所需静电容量及工作电压而不同。
UMC将具备把DTC集成到中介层、封装基板和基板背面等位置的技术，以应对多种先进封装结构。
该公司的供电技术路线图除分立式和内置式硅电容外，还包括内部电压调节器等有源器件。
公司计划利用先进封装技术提高电源部件的安装密度，以满足下一代数据中心对电压和静电容量的要求。
强化支撑AI半导体性能的电源技术
在AI半导体中，除GPU和AI加速器的计算性能、HBM内存带宽、芯粒（chiplet）间连接技术外，稳定向处理器供电的技术也日益重要。
如果能将电容布置在计算芯片附近，就可提高对电压波动的响应能力，更容易稳定发挥处理器性能。
UMC在开发包括DTC和先进封装在内的供电技术的同时，也在推进支撑这些技术的制造能力投资。
AP Memory将可针对不同客户优化设计的S-SiCap与UMC的晶圆制造基础相结合，推进面向AI/HPC的电源解决方案。
双方表示，将应对AI基础设施不断升级过程中日益显现的供电瓶颈，力争在计算芯片近旁实现高密度且稳定的供电。
