台积电CoWoS产能吃紧，英特尔EMIB封装瞄准AI芯片大厂

在台积电CoWoS产能持续吃紧的背景下，英特尔正将其先进封装技术——嵌入式多芯片互连桥（EMIB）及EMIB-T——作为替代方案推向台前。据ZDNet Korea报道，英特尔晶圆代工封装业务总监Kyu-oh Lee表示，EMIB不采用全尺寸中介层（interposer），而是使用小型、局部化的硅桥，使硅晶圆利用率超过90%；相比之下，基于中介层的设计约为60%。

报道称，与传统硅中介层不同，EMIB仅在需要的位置放置小型硅桥来连接芯片，从而提升成本效率。尤其值得一提的是，EMIB-T将硅通孔（TSV）集成到桥接结构中，以实现供电，已获得业界积极关注。

因此，该技术据称正受到美国大型科技企业的青睐。产业消息人士认为，Google的TPU v9产品线可能在HumuFish和TriggerFish中采用英特尔EMIB-T，而WhaleFish预计使用台积电CoWoS-L。另据ZDNet报道，亚马逊也计划将EMIB-T引入其定制AI芯片。

更大AI芯片封装或推动EMIB桥接数超过70

除潜在客户采用外，AI芯片封装尺寸扩大也可能为英特尔EMIB带来新的增长机会。据ZDNet Korea援引Lee的说法，2026年商用的AI芯片封装尺寸最高可达120×120 mm，集成12个HBM堆栈和20个以上EMIB桥接。

这一数字还将继续上升。目前开发中的AI芯片目标封装尺寸至少为120×180 mm，配备16个或更多HBM堆栈以及至少38个桥接。Lee指出，展望更远期，英特尔设想推出240×240 mm封装，集成超过32个HBM堆栈和70个以上EMIB桥接。

桥接数量上升也可能为英特尔供应链下游创造机会。据《经济日报》此前报道，台湾晶圆代工厂联电（UMC）在其台湾和新加坡晶圆厂，利用成熟的12英寸晶圆制程生产EMIB硅桥。

与此同时，台积电也通过CoWoS技术推进更大尺寸AI芯片封装。根据TrendForce，台积电CoWoS-L预计在2026年支持5.5倍光罩尺寸（reticle-size）封装，集成四个小芯片（chiplet）和12个HBM堆栈；到2028年，该技术预计扩展至14倍，可容纳20个小芯片和20个HBM堆栈。