Socionext将智能体AI扩展至3nm SoC物理设计

Socionext宣布，将智能体AI（Agentic AI）在半导体设计中的应用范围扩展至采用先进工艺的大规模SoC（系统级芯片）物理设计。

此前，该公司已在前端设计中引入AI，用于提升设计与验证效率、辅助工程师判断与分析，并促进设计知识的利用。

通过与Cadence Design Systems（楷登电子）合作，Socionext将在大型3nm（3纳米）SoC的物理设计中采用AI驱动设计，并计划把“Cadence InnoStack AI Super Agent”推广到后续SoC开发项目。公司预计，借助Cadence的智能体AI工作流，整体生产率最高可提升5倍。

将设计知识嵌入实际物理设计

采用先进工艺的大规模SoC随着电路规模扩大，物理设计复杂度不断上升。物理设计涉及大量设计工作和判断，例如将电路块布置到芯片上的布局规划（floorplanning），以及确认信号是否在规定时间内到达的时序分析等。

为应对这些挑战，Socionext将利用检索增强生成（RAG）、Model Context Protocol（MCP）、按用途定制的AI技能以及AI智能体，把公司内部积累的设计知识集成到物理设计工作流中。

当前的适用范围和未来计划包括布局规划、自主时序分析检查，以及未来实现检查清单自动化等。

跨项目复用设计经验

半导体设计经验往往集中在资深工程师或个人项目中，如何将其复用到其他团队和下一代产品是一大课题。

按照Socionext的构想，通过将设计知识、设计方法和工程经验嵌入AI智能体，可以将其积累为可跨项目和跨团队使用的组织资产，并实现复用。

AI不仅用于简单自动化单项任务，还会参考必要的设计知识，并与EDA（电子设计自动化）工具及设计流程联动，从而辅助工程师进行设计判断和分析。

Socionext希望借此把工程师从重复性确认工作中解放出来，使其能够将精力投入到设计方针、架构和品质等附加值更高的任务中，并构建相应的开发环境。

从前端到物理设计扩大AI应用

未来，Socionext计划把此前已推进的前端设计AI应用与此次扩展的AI驱动物理设计联动起来，在SoC开发全流程中整合AI应用，以提升设计效率和设计质量。

在物理设计方面，公司将继续与Cadence合作，把在大规模3nm SoC应用中取得的成果推广到后续SoC开发项目。同时，Socionext还将开发融入公司内部专业知识的自有AI智能体和工程助手。

公司表示，将把SoC设计中积累的知识与Cadence的智能体AI技术相结合，在保持品质和可靠性的同时，提高设计生产率并推进设计知识传承。