高通HBC技术完成硬件验证：每瓦带宽达HBM4五倍，2027年送样

高通已完成第一代高带宽计算（High Bandwidth Compute，HBC）技术的初步硬件验证，朝商业化迈出关键一步。据 ServeTheHome 报道，该公司已成功测试 HBC 的内存读写与近内存计算能力。该技术于今年早些时候首次公布，将率先用于高通的 Dragonfly AI250 加速器，并计划于 2027 年上半年开始送样。

HBC 将 LPDDR 内存直接堆叠在计算裸片（compute die）之上，使数据能够在更接近存储位置的地方进行处理。与将内存堆栈连接至独立处理器的传统 HBM 不同，这一设计旨在减少数据搬运与功耗，同时有望降低制造成本。

最新验证为 HBC 的性能潜力提供了初步证据。据 ServeTheHome 报道，基于与 HBM4 规格的对比，高通测得的每瓦带宽效率达到 HBM4 的五倍以上。该公司还报告称，其带宽为外部 LPDDR5X 的 18 倍，但尚未披露具体带宽数值。

HBC瞄准更低封装成本与更高内存容量

HBC 还致力于降低封装成本与复杂度。ServeTheHome 解释称，传统 HBM 需要 CoWoS 或 EMIB 等先进封装技术，通过超宽接口将内存堆栈与计算裸片及控制器连接起来。通过将大量计算转移至内存堆栈下方的裸片，HBC 可减少与主处理器通信所需的带宽，从而有望采用传统 2D 有机基板等成本更低的封装方案。

HBC 还使用 LPDDR5X DRAM 裸片，而非 HBM 所用的专用 DRAM 裸片，因此有可能降低成本。尽管高通尚未披露最终性能规格，但据 ServeTheHome 报道，HBC 堆栈预计将提供高于当前 HBM4 实现的内存容量。

高通的 HBC 开发还可能涉及主要半导体供应商。正如 The Elec 此前指出，三星电子与 SK 海力士据称一直在与高通合作推进 HBC 商业化，而台积电预计将支持技术集成与先进封装。不过，这些公司尚未公开确认具体的生产安排。

展望未来，高通计划将 HBC 扩展至下一代 Dragonfly AI300 加速器。根据该公司 6 月的公告，AI300 将采用第二代 HBC 技术，目标是实现基于 LPDDR5X 的 AI200 的 54 倍有效内存带宽，并预计于 2028 年开始送样。