三星发布业界首款400+层V10 BV-NAND，存储密度较V9提升58%
在2026年8月5日于加州圣克拉拉举行的未来内存与存储峰会上，三星电子展示了多项面向人工智能时代的颠覆性存储技术。其中最引人注目的是业界首款突破400层堆叠的V10 BV-NAND闪存芯片，以及下一代高带宽内存zHBM和HBM5的路线图。
根据现场披露，V10 BV-NAND采用全新的键合垂直结构，将外围电路与存储单元分别在独立晶圆上加工后通过晶圆间键合技术垂直互连。这种设计解除了传统设计中外围电路对堆叠高度的制约，成功将层数推高至400层以上，同时避免了高层数带来的外围区域过度占用问题。与上一代V9相比，V10的存储密度提升了58%，每晶圆可切出更多的TB容量，显著优化了企业级SSD和数据中心的单位存储成本。
在性能方面，V10 NV-NAND将I/O接口速度提升至3.2 GT/s以上，配合双倍数据速率设计，可满足PCIe 6.0及CXL互联架构对闪存带宽的苛刻需求。三星还特别强调了该技术在AI训练推理场景中的优势：更高的存储密度允许在有限空间内构建更大容量缓存池，而更快的读写速度则能缩短大模型checkpoint保存与恢复的等待时间。
高带宽内存方面，三星首次公开了zHBM概念，这是一种在垂直方向集成大量DRAM堆叠并采用先进封装的方案，旨在将单堆栈带宽推向TB/s级别。同时，HBM5将基于1c纳米级DRAM工艺，堆叠层数增至16-Hi，每引脚速率有望突破9.6 Gbps，进一步巩固HBM在AI加速器内存中的核心地位。两项技术均计划在2027年至2028年间进入量产。
三星记忆体事业部负责人在演讲中表示，V10 BV-NAND和zHBM是公司"存储墙"突破战略的关键组成，通过将闪存与内存的容量、带宽同步推至新高度，为万亿参数级AI模型和近存计算架构铺平道路。目前V10已进入客户验证阶段，预计2026年底前投入量产。
