台积电加速硅光子与CPO布局，AI算力需求五年增五倍

台积电正加速技术路线图，以满足AI计算需求的激增。据TechNews报道，台积电AI与HPC业务全球负责人April Li在SEMICON Taiwan 2026上表示，AI计算需求以每年五倍的速度增长，给算力带来持续压力。为此，台积电将先进工艺、3DFabric和硅光子集成到其HPC平台中。值得注意的是，该公司预期SoIC和CoWoS集成将推动整体系统计算性能在2029年达到2024年水平的50倍。

Li表示，异构集成是突破当前计算极限的唯一途径。台积电计划于2026年实现N2P-on-N3P三维集成，随后在2029年实现A14-on-A14，互连间距将缩小至4.5微米。

COUPE与硅光子设计同步推进

台积电也在持续演进其COUPE技术。据TechNews报道，2至4微米的键合间距在112 Gbps速率下可将传输损耗限制在仅0.06 dB，而微凸块为1.38 dB，从而有助于降低功耗并将延迟降至10至20纳秒。

据Mirror Daily报道，台积电自主研发的COUPE平台采用TSMC-SoIC键合技术，将电子集成电路（EIC）与光子集成电路（PIC）集成于一体，同时支持光栅耦合器（GC）和边缘耦合器（EC）。为进一步扩展带宽，台积电正沿两条路径推进：其一，将单通道速率从200 Gbps提升至超过400 Gbps，通道数从16个扩展到128个以上，使总带宽从3.2 Tbps提升至超过12.8 Tbps；其二，将波分复用（WDM）从单一波长扩展到4、8、16及更多波长。

随着CPO迈向更广泛部署，测试与设计挑战也逐步显现。据Mirror Daily报道，台积电已实现边缘耦合器件的晶圆级光学测试，可望在昂贵的CPO组装前筛除有缺陷的芯片。TechNews补充称，台积电推出了光学PDK，支持电子-光子协同仿真，以攻克关键的硅光子设计难题；Mirror Media则指出，该PDK兼容Cadence与Synopsys工具，有助于加速产品开发。

硅光子渐成主流，CPO量产在即

除台积电自身技术路线图外，硅光子也正走向更广泛采用和大规模CPO部署。据中央社报道，台积电先进封装技术及服务副总裁K.C. Hsu表示，光收发器架构正经历结构性转变，预计硅光子将在2027年占据光学收发器市场超过50%的份额。CPO将是下一步，部分供应商预计于2026年下半年启动量产。

随着高速互联需求不断攀升，Hsu将光学形容为数据中心的“神经系统”。据中央社报道，他透露光收发器销售额在2025年增长25%，预计2026年再增长50%；高端100G及以上市场在2024年翻倍后，2025年又增长60%。

Hsu指出，台湾的硅晶圆代工生态系统已具备大规模、高精度生产光学引擎的能力，同时实际数据与市场验证正有助于缓解外界对CPO可靠性的长期担忧。他认为，大规模部署的更大挑战如今已转向供应链其他环节，包括激光器、光纤、光纤连接器以及产品测试。