突破玻尔兹曼极限 港理工研发二维材料新型隧穿晶体管

下一代微电子技术的发展高度依赖晶体管开关性能的显著提升，以推动计算能力的进一步飞跃。然而，传统半导体技术正面临被称为“玻尔兹曼暴政”（Boltzmann tyranny）的物理极限，这一限制制约了传统晶体管的能效表现，也阻碍了高性能电子设备的持续进步。

针对这一关键瓶颈，香港理工大学（PolyU）研究团队利用二维（2D）纳米材料成功研发出一种新型隧穿场效应晶体管（TFET）。这项突破将长期处于实验阶段的技术向商业化应用推进了一大步，为高能效计算和下一代人工智能（AI）芯片提供了基础性构建模块。

该研究由香港理工大学物理学与材料学系系主任、材料物理与器件讲座教授、理大-武汉科技创新研究院副院长郝建华教授领导，合作方包括新加坡国立大学、香港科技大学、北京大学及新加坡科技设计大学。相关里程碑式成果已发表于国际顶级科学期刊《科学》（Science）。

由晶体管在开（ON）与关（OFF）状态间切换所构成的集成电路（IC），是现代计算的基石。传统互补金属氧化物半导体场效应晶体管（MOSFET）依赖栅极电压驱动载流子越过势垒的热电子发射方式，其栅极电压下限仅为 60 毫伏（mV）。然而，臭名昭著的玻尔兹曼极限，即“玻尔兹曼暴政”，使得 MOSFET 在室温下的亚阈值摆幅（SS，衡量开关势垒的指标）在物理上无法低于 60 mV/十倍频程（mV decade⁻¹），从而制约了高性能电子器件的进一步发展。

郝建华教授表示：“国际器件与系统路线图（IRDS）已将 TFET 视为 MOSFET 最具前景的替代方案。我们设计的二维异质结构晶体管用量子隧穿取代热电子发射，突破了 60 mV decade⁻¹ 的边界，克服了标准 MOSFET 的极限。我们的 TFET 为新兴 AI 芯片和先进半导体应用所需的超低功耗、高性能集成电路铺平了道路。”

为攻克以往 TFET 设计的性能局限，郝教授团队采用脉冲激光沉积（PLD）技术，制备出二维铋（Bi）与硒化铟（InSe）交替排列的超薄异质结构。通过在纳米尺度上精确控制层状结构，原本具有半金属特性的铋在二维形态下转变为半导体，形成理想的能带对齐结构，使电荷载流子能够通过量子隧穿机制高效进入 InSe。

最终制成的 Bi/InSe TFET 在六个数量级的电流开关范围内实现了远低于 60 mV decade⁻¹ 热电子发射极限的亚阈值摆幅。该器件在标准厘米级硅衬底上于室温下工作，所需栅极电压范围仅为 160 mV，远低于先进 MOSFET 所需的 800 mV。

更关键的是，该器件解决了实验性 TFET 长期存在的难题：在实现极高开关电流比的同时，可提供高达数微安每微米（μA μm⁻¹）的输出电流。高输出电流对于驱动多个下游逻辑门（扇出）至关重要，可降低电路延迟，并确保与现有集成电路芯片的兼容性，甚至支持其代际升级。

该研究还证明了 PLD 技术在高精度、晶圆级二维材料制造中的实际可行性，相关材料被认为是未来超短沟道长度晶体管的理想选择。鉴于该技术与传统硅基制造工艺具有无缝集成能力，这项突破为高能效微芯片及支撑 AI 应用的专用硬件提供了可规模化发展的路线图。