三星与ASML扩大高NA EUV合作，2028年首次用于DRAM量产

三星电子与ASML于9月8日宣布，双方将扩大在高NA EUV光刻技术及下一代半导体制造技术上的战略合作。三星计划最晚在2028年将ASML的高NA EUV光刻技术引入未来世代DRAM的量产，如果实现，这将是高NA EUV首次用于DRAM量产。三星同时宣布加入面向高NA EUV的12英寸光掩膜行业倡议，推动相关掩膜技术和基础设施的开发。

高NA EUV：从0.33到0.55

高NA EUV（High-NA EUV，高数值孔径极紫外光刻）是一种将投影光学系统的数值孔径（NA）从传统EUV光刻机的0.33提升至0.55的曝光技术，能够形成更细的电路图案。三星希望通过这项技术延续DRAM的微缩路径，并简化制造流程、提高生产效率。

随着DRAM存储单元的微缩和外围电路的高密度化，业界对电路图案尺寸和套刻精度的要求不断提高。过去需要多次采用NA=0.33 EUV光刻的图层，现在有望以高NA EUV一次曝光完成，从而减少掩膜片数和工序数。三星计划将高NA EUV应用于未来世代DRAM，以延长微缩路线图，提升下一代内存的性能和生产率。不过，合作声明中并未披露具体的DRAM世代、制造基地以及量产开始时间。

参与12英寸光掩膜行业倡议

在高NA EUV光学系统中，数值孔径增大后，单次曝光区域比传统EUV更小。继续使用现行的6英寸光掩膜制作大型电路图案时，有时需要在多个曝光区域之间进行高精度拼接（stitching）。随着光掩膜从6英寸扩大为6×12英寸（即12英寸光掩膜），光刻机的生产率有望提升，芯片制造成本可望降低，同时还能消除拼接带来的设计和制造限制。

三星表示，将利用自身在存储和晶圆代工两大业务中积累的EUV光刻经验，与业界各方携手开发12英寸光掩膜相关技术及基础设施。

合作覆盖存储与代工两大业务

三星目前既运营DRAM、NAND闪存等半导体存储业务，也拥有制造先进逻辑半导体的晶圆代工业务。此次合作中，双方以将高NA EUV导入DRAM作为具体行动，同时面向存储和代工两大领域推进先进半导体性能与制造效率提升的技术开发。

在AI半导体领域，不仅高性能逻辑芯片至关重要，HBM（High Bandwidth Memory，高带宽存储器）等存储器的性能和供应能力同样影响整个系统的表现。随着DRAM微缩和高密度化成为性能提升的必然要求，高NA EUV的应用对象也开始自先进逻辑芯片向存储芯片扩展。因此，双方表示今后将围绕高NA EUV、12英寸光掩膜，以及先进存储和新型半导体制造方法，继续探讨合作可能。

量产应用由逻辑扩展至DRAM

在高NA EUV量产应用方面，Intel Foundry已经先行一步，采用Intel 18A制程制造的某些“Intel Core Ultra Series 3”特定图层已开始量产出货，形成高NA EUV在逻辑产品上的量产实践。台积电（TSMC）也已表示，将从2030年起将高NA EUV引入先进制程量产，同时宣布加入推动12英寸光掩膜转型的行业倡议。根据台积电的规划，2031年前建成12英寸光掩膜试产线，2033年前构建可支撑先进制程量产的曝光系统。

三星与ASML此次扩大合作，意味着高NA EUV的量产应用范围正从先进逻辑进一步扩展到存储领域。接下来，双方将并行推进DRAM的早期导入与12英寸光掩膜生态系统建设，以实现在AI时代对先进存储和逻辑半导体微缩化、生产率以及制造成本的要求。