CFET成下一代晶体管架构：英特尔、台积电、三星、IBM竞相验证

在平面晶体管让位于FinFET、FinFET又转向环绕栅极纳米片（gate-all-around nanosheet）之后，下一代晶体管架构正逐渐清晰：互补场效应晶体管（complementary FET，CFET）。该架构将n型和p型晶体管上下堆叠，以约一半的占位面积实现同等逻辑功能。目前，英特尔、台积电、三星和IBM Research均已拿出可工作的硅片来验证这一概念。

这份会议综述梳理了相关进展：从2023年12月IEDM上英特尔、三星和台积电首次在同一会议发布CFET数据，到2026年VLSI Symposium上，英特尔展示采用PowerVia背面供电、栅极间距为45nm的CFET反相器，三星则报告其器件在42nm栅极间距下具备三个纳米片沟道。四家机构中有三家采用单片集成（monolithic integration），而IBM的Nanostack路线图依赖顺序集成方案，通过键合分别制造的各层来规避热预算（thermal budget）限制。

每个团队仍面临艰难的工艺难题，从为埋入式底部晶体管制作接触，到堆叠沟道之间的刻蚀选择性（etch selectivity）。已发表的估算认为，CFET将在2030年代初进入量产逻辑工艺；但从器件概念到工作电路在接连举行的会议上亮相，已显示出在环绕栅极技术走到尽头后，先进逻辑将朝何处发展。