美微科应用笔记：用SPICE电热模型精准预测功率器件结温
美微科（MCC，Micro Commercial Components）发布一份应用笔记，介绍如何从器件的瞬态热阻抗数据提取电热模型，并在 SPICE 工具中仿真结温。笔记指出，数据手册给出的稳态热阻 RthJA、RthJC 只能用于估算连续工作状态下的结温，无法反映启动、开关、过载或故障等瞬态功率脉冲下的热行为——在这些场景中，结温同时随功率耗散与时间变化。设计者需要基于瞬态热阻抗的电热模型，才能预测结温、评估重复脉冲能力，并判断器件在功率脉冲之间是否有足够的冷却时间。
01 引言
功率半导体的热管理直接影响器件性能、效率与长期可靠性。MCC 通过实验室测量表征其半导体器件的热性能，并在数据手册中给出结到环境热阻（RthJA）、结到壳热阻（RthJC）等稳态热阻参数，用于估算连续工作条件下的结温。
但大量实际应用工作在动态条件下，器件在启动、开关事件、过载或故障时会承受瞬态功率脉冲。此时仅靠稳态热阻无法准确描述器件的热响应，因为结温随功率耗散和时间不断变化。
为评估这些瞬态热效应，设计者需要由瞬态热阻抗特性推导出的电热模型。这类模型可在基于 SPICE 的工具中进行热仿真，用于预测结温、评估重复脉冲能力，以及判断器件在功率脉冲之间是否有足够的冷却时间。这份应用笔记说明 MCC 如何由瞬态热阻抗数据建立电热仿真模型，以及如何在 SPICE 仿真中实现这些模型。
02 传热机制
电热模型要准确预测结温，前提是理解热量在半导体器件内部如何产生与散出。仿真中每一个热阻都对应一条物理传热路径：从硅结经封装、PCB，最终进入周围环境。功率器件中，电损耗在硅结处转化为热量；如果热量不能有效排出，结温就会上升，可能影响器件性能、效率与长期可靠性。热传递通过传导（conduction）、对流（convection）和辐射（radiation）三种基本机制完成，如图 1 所示。三者都参与散热，但半导体器件内部以传导为主，这也是电热建模的基础。
图 1：传热机制
2.1 传导
硅结处产生的热量主要通过固体材料的传导传递。在封装内部，热量从硅芯片经芯片粘接材料、引线框架或铜夹、焊点以及封装材料，传到 PCB 或外部散热器。由于传导决定了热量在半导体封装内的移动，它构成了电热建模所用热阻网络的基础。
2.2 对流
热量离开半导体封装后，会沿相应的散热路径经过 PCB、热界面材料和散热器，最终散逸到周围环境。这一阶段的热量排出主要通过对流完成，即热量从 PCB 或散热器表面传递到周围空气中。散热性能取决于气流、散热器几何形状、PCB 铜面积和环境温度等因素。
2.3 辐射
辐射同样参与散热，但在功率半导体应用中，其作用通常远小于传导和对流。因此半导体热模型主要关注从结到封装、PCB 和散热器的传导路径。这也是电热模型采用等效热阻-热容（RC）网络表示器件的原因：每个热阻对应传导路径的一段，每个热容代表材料储存热量的能力。这些元件共同复现了瞬态功率耗散下结温随时间的变化，构成基于 SPICE 的电热仿真的基础。
03 从热流到热模型
理解热量在半导体器件中的流动只是热分析的第一步。要在真实工作条件下预测结温，必须把这一物理行为转化为可用于仿真的数学模型。
电热建模的做法是用等效电路表示半导体器件的热行为。正如电路描述电流在电阻和电容中的流动，热网络描述热量在热阻和热容中的流动。借助这种类比，热行为可以用标准 SPICE 电路仿真器分析。
3.1 从物理热流到热阻网络
热量在半导体结处产生，电功率在硅芯片内被耗散。从结出发，热量穿过封装内部结构，再到达 PCB、散热器，最终进入周围环境。
对多数半导体封装而言，热量主要通过封装底部传出。热路径包括硅芯片、芯片粘接材料、引线框架或铜夹、焊点、PCB 铜层、散热过孔（如有）、热界面材料（TIM）、散热器，最后到周围空气。
在半导体封装内部，热量主要以传导方式传递，因为内部材料构成连续的物理热路径。在稳态条件下，这条传导路径可用结到壳热阻（RthJC）表示。
先进封装技术可以提供额外的散热路径以改善散热。图 2 展示了 MCC 的 MCACLS290N04YHE3 双面散热（DSC）功率 MOSFET 的热传导路径。与传统主要经 PCB 散热的封装不同，双面散热封装通过裸露的顶部铜面提供额外传导路径，降低总热阻，改善高功率应用中的散热表现。
图 2：MCC 双面散热功率 MOSFET 的热流路径
图 2 展示的是热量在封装中的物理移动，热分析则需要把这一热流用数学方式表示。图 3 把物理结构简化为热阻网络，热流路径的每一段用一个等效热阻建模。
图 3：热阻模型
Device 模块代表半导体封装内部的热阻，PCB 与 Air（对流）模块代表经 PCB、热界面材料、散热器和周围环境的外部热路径。这种等效表示是电热建模与瞬态热仿真的基础。
对传统半导体封装，热量经封装顶部传递通常受塑封料热阻限制，因此数据手册一般给出经封装底部的主散热路径 RthJC(Bot)。而图 2 所示 MCACLS290N04YHE3 双面散热封装直接与芯片连接了一条铜质均热路径，在封装顶部形成额外的低阻热路径 RthJC(Top)。热量可同时从顶部和底部两个表面散出，两条路径分别提供独立的瞬态热阻特性。
3.2 理解热阻
热阻衡量热量从一点传递到另一点的有效程度。与电阻类似，热阻越大，热流越受限，在相同功率耗散下温升越高。
热阻取决于材料的热导率和物理尺寸。热导率用 k 表示，描述材料导热的能力。银、铜、金等热导率高的材料传热效率更高，FR-4 和空气等热导率低的材料对热流的阻碍更大。表 1 列出电子应用中常见材料的热导率常数。
表 1：各类材料的热导率（Thermtest Instruments，n.d.）
材料 | K 的单位为 |
银 | 426.77 |
铜 | 397,48 |
金 | 317.98 |
硅 | 125.52 |
焊料（SnPb） | 50.208 |
水 | 0.60652 |
FR4 | 0.3 |
空气 | 0.023 |
图 4：热导率示意——热量从较热物体传向较冷物体
图 4 中，T2 代表较热一侧，作为热源；T1 代表较冷一侧，作为热沉。温差为：
此外，器件几何尺寸也有影响：距离越短、面积越大，传热越容易；距离越长、面积越小，传热越困难。由此得到：
其中：
- Q：传递的热量
- t：时间
- A：材料的横截面积
- ΔT = Thot − Tcold：材料一侧与另一侧的温差
- d：材料厚度
- k：热导率常数，导热好的材料取值大，导热差的材料取值小
由上式求解 ΔT，可得：
取式 3，可以定义器件的热阻为：
已知功率耗散可写作：
于是热阻可以写成“欧姆定律”形式的方程，这正是下一节电热类比的基础：
3.3 电热类比
上一节推导出了“热欧姆定律”。基于这一思路，可以把热/热流相关量与电荷移动相关量一一映射，即电热类比，从而用热学变量完成电路中的常规计算。
电气系统可表示为：
类似地，热系统可表示为：
有了“热欧姆定律”，就足以用电阻分压电路完成稳态计算。但要进行瞬态热分析，还需把电容与“热容”对应起来，其更正式的称法是热容量（heat capacity）。正如电容需要时间充电，物体也需要时间升温。热容即物体温度升高 1 K 所需的热量［J/K］。
按上述类比，电路中的电流源对应热学中的功率源，环境温度与结温用节点电压表示，依此类推。表 2 给出包含物理单位的电热类比映射关系。
表 2：热类比
电学 | 热学 |
电位差 V（V） | 温差 ∆T（K） |
电阻 R（Ω） | 热阻 Rth（K/W） |
电流 I（A） | 热流率 P（W） |
电容 C（F） | 热容 Cth（J/K） |
04 电热模型
上一章的电热类比，为用等效电路建模半导体器件的热行为提供了基础。把热阻和热容表示为电气元件后，稳态与瞬态结温都可以用基于 SPICE 的仿真工具分析。
4.1 稳态模型
利用电热类比，稳态热行为可用简单的电阻网络分析。与电路中的分压器类似，热网络由一组串联热阻构成，这些热阻决定了从环境到半导体结的温升。
设器件耗散 6 W 功率，在等效热电路中建模为 6 A 电流源。结节点上的电压代表结温（TJ）。热网络包括结到壳热阻（RthJC）、散热过孔热阻（RthV）、热界面材料热阻（RthTIM）和散热器热阻（RthHS）。
按等效电阻网络计算，当环境温度 TA = 25°C 时，结温为 TJ = 103°C，如图 5 所示。
图 5：稳态计算
4.2 使用 Foster 热模型的瞬态模型
半导体数据手册给出的瞬态热阻抗曲线，可用于建立热模型，仿真器件对单次和重复功率脉冲的响应。
基于第 3 章介绍的电热类比，器件的热行为可用一个等效热电路表示，使其瞬态响应与数据手册的热阻抗曲线吻合。这一过程称为电路综合（circuit synthesis），在电气工程中广泛用于滤波器设计、控制系统等场景的等效电路建模。
一种做法是 Foster 热模型，它用多个并联的电阻-电容（RC）支路表示器件。该网络的瞬态响应在电路理论中已有成熟表达，可写为：
获取 Foster 模型时，先从瞬态热阻抗曲线提取数据点，如图 6 所示。通常每个脉冲时间数量级取一个数据点即可。随后用合适的数值方法把提取的数据拟合到 Foster 模型，确定所需 RC 支路数量的 Ri 与 Ci 值。多数情况下，4 到 5 条 RC 支路足以准确表示半导体器件的热行为。
图 6：某器件的热阻抗
需要注意，Foster 模型中的 Ri、Ci 元件并不对应器件内部的特定物理位置。该模型是一种数学表示，以黑盒方式复现其端子之间（此即结与壳之间）的热行为。
Foster 模型从瞬态热阻抗数据中提取相对容易，但当它在应用中与其他热模型（如外部散热器）相连时，可能出现不稳定或结果不准。当热模型需要与周围热环境结合时，这一局限影响明显。
4.3 使用 Cauer 热模型的瞬态模型
Cauer 模型是另一种选择，物理含义更直接，仿真中稳定性更好。它由梯形网络构成，电阻串联，每个节点通过电容接地，如图 7 所示。
图 7：Cauer 模型 RC 网络示意
Cauer 模型也更便于把外部热元件接入器件模型，散热器、散热过孔、热界面材料等热网络都可以纳入仿真，从而对完整热路径建模，提高结温预测精度。
与 Foster 模型不同，Cauer 模型的内部节点可以具有物理含义；在具备相应物理信息时，这些节点可代表器件热路径的不同区段。
不过，Cauer 梯形网络系数的提取不像 Foster 模型那样直接。因此先确定 Foster 模型系数，再通过数学变换，把 Foster 模型转换为 RC 元件数量相同的等效 Cauer 网络，从而得到 Cauer 系数，方法如 4.2 节所述。JEDEC 标准 JESD No.51-14（Transient Dual Interface Test Method for the Measurement of the Thermal Resistance Junction-to-Case of Semiconductor Devices with Heat Flow Through a Single Path，2010）对 Cauer 模型的定义为：
与 Foster 模型不同，Cauer 模型方程在频域中表达，其中
以及
，其中
。还需注意
必须等于零，梯形网络才保持有效。方程系数与对应梯形网络元件之间的关系如图 8 所示。
图 8：表示 Cauer 模型定义的 Cauer 示意
05 测试与热仿真
5.1 测试条件
为验证热模型提取方法的性能，测试了两款 MCC 功率 MOSFET：采用 DFN5060-C 封装的 MCACL330N04Y（下文称 DFN），以及采用 DFN5060-DSC 封装的 MCACLS330N04YAHE（下文称 DSC）。两款器件按表 3 规定的条件测试。
测试使用图 9 所示 PCB，持续 3 小时。PCB 为标准的双面 FR-4，铜厚 1oz.。图 10 所示散热器为铝制，尺寸 50 mm × 50 mm × 14 mm。DFN 的散热器安装在 PCB 底部；DSC 的散热器与顶部散热焊盘接触，PCB 底部暴露在空气中。
表 3：实验室测量与仿真中的测试条件和热阻
测试条件 | 单位 | MCACL330N04Y （DFN） | MCACLS330N04YAHE3 （DSC） |
加热电流 15A | VSD（体二极管电压）（V） | 0.511 | 0.542 |
TA = 25℃ | Tj（℃） | 165.1 | 143.9 |
Pd（W） | 7.665 | 8.13 | |
Rthj-a（℃/W） | 18.9 | 15.2 | |
封装 | DFN5060-C | DFN5060-DSC |
测试结束时测量各器件的稳态结温：DFN 最终结温为 165.1°C，DSC 为 143.9°C。结处耗散的功率为
（DFN）和
（DSC）。
图 9：测试用 PCB 布局
图 10：MCACL330N04Y 与 MCACLS330N04YAHE3 配散热器的实现
5.2 被测器件的热模型
应用文档第 3 章所述方法，得到表 4 和表 5 中各器件的热模型。
表 4：DSC 器件的 Cauer 模型
Cauer 模型 | ||
（集总元件） | （集总元件） | |
R1 | 0.0277308 °C/W | 0.021001074 °C/W |
R2 | 0.1421131 °C/W | 0.089937513 °C/W |
R3 | 0.0578536 °C/W | 0.082698100 °C/W |
R4 | 0.3683493 °C/W | 0.143751045 °C/W |
R5 | 0.0686746 °C/W | 0.006709425 °C/W |
R6 | 0.0124484 °C/W | 0.010002800 °C/W |
C1 | 0.0000606864 J/K | 0.0000787109 J/K |
C2 | 0.0008489300 J/K | 0.0008196120 J/K |
C3 | 0.0092995900 J/K | 0.0051714144 J/K |
C4 | 0.0091127071 J/K | 0.0057819959 J/K |
C5 | 0.0836668200 J/K | 0.5013800000 J/K |
C6 | 4.3228013700 J/K | 2.3618634400 J/K |
表 5：DFN 器件的 Cauer 模型
（集总元件） | |
R1 | 0.02675820 °C/W |
R2 | 0.01006201 °C/W |
R3 | 0.10830350 °C/W |
R4 | 0.54734510 °C/W |
R5 | 0.10635110 °C/W |
R6 | 0.00117993 °C/W |
C1 | 0.00003667 J/K |
C2 | 0.00060927 J/K |
C3 | 0.00130847 J/K |
C4 | 0.01806036 J/K |
C5 | 0.01940538 J/K |
C6 | 3.062367401 J/K |
5.3 仿真结果
按表 3 的条件，图 11 的仿真使用功率源，其幅值与台架测量中各器件的耗散功率一致。依照前述电热类比，这些功率源以电流源表示，连接到 Tj(DFN) 与 Tj(DSC) 节点，该节点代表相应器件的结温。
图 11：LTspice® 仿真器中 DFN 与 DSC 器件的 Cauer 模型
此外，散热器用热阻 Rth_HS_PCB2 = 17.5 °C/W、热容 Cth_HS_PCB2 = 84.7665 J/K 表示；热界面材料热阻对 MCACL330N04Y 取 Rth_TIM2 = 0.002 °C/W，对 MCACLS330N04YAHE3 取 Rth_TIM3 = 1.68 °C/W；端子节点接入的环境温度为 Tamb2 = Tamb3 = 25°C。由此得到的热网络如图 11 所示。对 DSC，测试时 PCB 底部暴露于空气，因此 FR-4 PCB 的热阻建模为 Rth_PCB3 = 55°C/W。
图 12 显示，仿真时间达到 10800 秒（3 小时）后的最终仿真温度分别为
和
。这些结果与台架测试测得的稳态温度高度一致：DFN 为 165.1°C，DSC 为 143.9°C。
图 12：表 3 测试条件下 MCACL330N04Y 与 MCACLS330N04YAHE3 Cauer 模型的仿真
仿真结温与实测结温的接近程度表明，提取出的热模型能够准确反映两款器件在规定测试条件下的稳态热行为。
06 在 SPICE 中同时进行电学与热学仿真
6.1 集成电学与热学行为的模型
第 5 章的仿真是基于第 3 章电热类比的纯热仿真。换句话说，它不包含器件的电学行为，而是使用固定的、预设的功率脉冲作为热输入。
基于 SPICE 的仿真器可以进一步同时仿真电学与热学行为。热模型可以 SPICE 网表形式嵌入电学 SPICE 模型，并有一个端子连接到器件的结热节点。这样，耗散功率可根据电学仿真动态更新，而得到的结温则以节点电压的形式在器件 SPICE 模型的结端子输出。
图 13 给出 MCC MCACLS330N04YAHE3 功率 MOSFET 电学模型嵌入热模型后的网表。该模型增加了两个端子：代表结温的 Tj 和代表壳温的 Tc。为避免仿真中的数值收敛错误，Tc 端子必须接到地或参考源，通常接一个代表环境温度的源。
图 13：MCACLS330N04YAHE3 热模型的 SPICE 网表
图 14 是电热联合仿真的一个示例。与第 5 章的仿真不同，注入器件的功率不再由固定电流源表示，而是用嵌入 SPICE 模型的行为电流源建模。
图 14：带感性负载、阻性负载与嵌入式热模型的 MCACLS330N04YAHE3 低边驱动电路
依照电热类比，该行为电流源代表 MOSFET 耗散的功率，由漏极（D）与源极（S）之间的电压乘以流过器件的电流计算得到。图 13 网表第一行中的 Vd 源并非物理元件，而是一种建模手段，用于测量流过 MOSFET 的电流并计算瞬时功率。
这种做法为电学模型与热模型的耦合提供了简单途径。不过，由于流过 Vd 源的电流可能包含寄生电容相关的电流，它可能与 MOSFET 的实际导通电流略有差异，计算出的功率也可能与器件实际耗散功率略有出入。
图 15 对比了图 11 中嵌入式 Cauer 模型得到的结温，以及图 14 电路模型在输入准确的 MOSFET 端子功率时得到的结果。在仿真条件下，两者高度吻合。
图 15：MCACLS330N04YAHE3 热响应仿真。上方波形（蓝色）为嵌入式热模型给出的结温，下方波形（绿色）为电路热模型的结果
07 结论
这份应用笔记介绍了 MCC 用于仿真瞬态功率脉冲下结温的热建模方法，适用对象是已具备瞬态热阻抗表征数据的器件。
文中给出了理论基础、模型提取流程和 SPICE 仿真实现，供设计者在自己项目中复现。对采用双面散热（DSC）等封装的器件，顶部与底部两条热路径可分别建模，并在 SPICE 中与外部散热网络联合仿真，使结温预测更贴近实测结果。
